EDA365电子论坛网

标题: InFO+16nm凭啥打败14nm？ [打印本页]

作者: amao 时间: 2015-9-22 13:31
标题: InFO+16nm凭啥打败14nm？
                                                      独家解密：InFO+16nm凭啥打败14nm？
转自《芯苑》

好几个月来的行业新闻不断，最让人捏把汗的就是三星的14nm竟然比鄙公司的16nm量产还早？这梁先生果然不是吃素的。坦白讲，听着这些口舌之战的新闻刚开始不以为然，可是后来又有14nm的已经量产自家的Exynos处理器，接着又赢得了苹果将近一半以上的A9订单，着实让我们这些圈内人士惶惶不可终日，难道我们要走向Qualcom的没落之路？技术领先优势已不再？这一行压力就在这，如果没有技术壁垒，天天怕被超越。
直到9月14日，官方正式宣布(中新网9月14日《工商时报》报道)，击退三星，台积电独家取得苹果16奈米制程的A10处理器订单，明年3月开始量产投片，未来营收及获利可望续创历史新高。我们才真的彻底松了口气，突然间再也没有14nm的新闻了，说来也奇怪。(最近的14nm都是GF和IMEC和SMIC合作开发的，但是IMEC只是专利技术顾问不参与研发，GF技术是三星授权的，估计SMIC的路还很长~)
好吧，且不说人家良率只有50%不到，而我们的良率已经超过80%了。再仔细阅读新闻，tsmc的制程技术还是16nm FinFET+，主要是增加了封装的技术InFO (Integrated Fan-Out：整合扇出封装)，以前一直以为制程技术是关键，其实公司一直在布局More than Moore，翻阅公司2014年年报(除了矽晶元件的微縮，台積公司正透過先進封裝技術進行系統微縮，以增加系統傳輸頻寬、減少功耗及縮小元件尺寸。台積公司持續擴展CoWoS 技術應用範圍，從可編程邏輯閘陣列（FPGA）應用延伸至網路及高性能運算應用，其中高性能運算應用在上層晶粒製程是採用20SoC及16FF+技術。同時，台積公司亦開發出整合扇出型（Integrated Fan-Out,InFO）技術，支援例如行動及消費性產品之應用。目前正在驗證16奈米InFO產品，預計民國一百零五年量產；第二代InFO技術亦正在開發中，以協助10奈米製程進一步微縮晶片面積。)。今天就来和大家一起学习一下这个InFO技术吧，这到底是个啥？
Fan-out封装最早在2009~2010年由Intel Mobil提出，仅用于手机基带芯片封装，后来到2013年由于WLCSP的兴起，最终宣布放弃。在32nm、28nm时代，WLP封装几乎还处于RDL(晶圆线路重布), Bump(凸点倒装)，TSV(硅穿孔)等封装技术，而在28nm以下，主要的封装技术有WLCSP，Fan-out WLP，TSV，POP(叠层封装)，其中叠层封装与TSV封装差别是后者需要在chip边缘打孔引线。而WLCSP封装主要是在die saw之前先做封装，封装好再进行切割，这样封装后的面积几乎与chip相近，适合sensor和portable等小尺寸外观封装，更有后来发展的UBM-free封装(无凸点金属)技术带来的极薄封装(凸点只有0.5mm)。
为了抢进高阶封装领域，tsmc在2013年开发出CoWoS封装技术(Chip on Wafer on Substrate)，准备以低成本占领20nm制程的封装市场，主攻高复杂度的存储器堆栈，他可以同时容纳3~4个FPGA并行排列。不过后来因为良率不堪，成本问题只有FPGA的Xilinx公司采用，并且后来都纷纷转用叠层封装(PoP)，让日月光和矽品抢了单子了。其中包括苹果的A7处理器也是舍弃CoWoS技术转PoP封装。
再后来就是我们现在的InFO了，我们前面不管是CoWoS，还是PoP技术以及穿通的封装技术，都是需要基板(Substrate)，而这个InFO技术的高明之处在于它舍弃了基板，光这一点芯片的cost就节省了20~30%(基板占封装成本的50%)，这只是第一个诱人的，它还不足以让追求卓越的苹果抛橄榄枝。当然钱不是最重要的，好戏还在后头呢。
首先，它由于抛弃了基板，他需要采用晶圆化学处理方式，这样在连接时的接合密度(Interconnect Density)比原来的CSP(Chip Scale Package)高，所以封装的引脚密度高。
其次，由于抛弃了基板，芯片厚度降低了0.2mm (20%)，传统的PoP叠层封装厚度是~1.2mm，所以更轻薄，更有利于散热和低功耗。
还有呢，基板封装主要的问题是基板和芯片的应力匹配问题，必须要加入一种填充料来缓解，而无基板则不存在这些问题，不管是从应力还是从pin脚分布都是优势。
有了上面这些优点，我就不信还不能打动苹果，这样tsmc赢得A10的订单就不足为奇了吧。未来16nm FF+搭配InFO的turnkey技术还会占领64位应用处理器以及运算处理及低功耗市场，还有x86和ARM架构的处理器市场，所以说16nm FF+和InFO组合会再次复制当年28nm HKMG的辉煌的，让我们拭目以待吧。
另外，简单讲一些最近学到的关于封装的知识，分享给大家：
1. 既然有Fan-out，那一定有Fan-in？
对的，与Fan-out对应的就是Fan-in，前者叫扇出，后者叫扇入，差别在于Fan-in只能允许引脚的solder ball只能在chip表面下方，而Fan-out通过Epoxy浇铸(Epoxy Mold Compound )允许引脚超过chip，所以可支持更多引脚。它属于die-level package和Wafer-Level package的折中，它先做die saw，然后把它们放到人工做好的Epoxy做的EMC板上即可。

2. 什么叫2.5D和3D封装？
2.5D主要指平行排列在同一个基板上的两个或多个chip，比如CoWoS就是并行排列了3~4 FPGA，还有一个就是AMD的HBM(High bandwidth Memory)绘图处理器(GPU)技术。而3D IC则是纯的纵向堆叠的封装技术，主要代表为TSV和PoP技术。
3. tsmc与日月光的封装技术不同在哪里？
tsmc主要发展晶圆级封装技术，而日月光主要布局基板极的嵌入式整合技术，希望在单一基板上整合更多裸晶，这两个如果互补应该很厉害，先晶圆级封装好，再给基板极封装，应该就是未来的系统级封装(SiP: System in a Package)，据说苹果的iPhone7以后就要用SiP封装了，这样就没有PCB版了，所有的芯片都会封装在一个芯片里面，省出了大量PCB的空间摆放容量更大的电池和传感设备等。

作者: amao 时间: 2015-9-22 13:40
这个文章不是搞封装的人写的

作者: glchun 时间: 2015-9-23 20:08

amao 发表于 2015-9-22 13:40
% H0 x% ]: z0 n. m7 ^, {6 g, V这个文章不是搞封装的人写的

见笑了。请多多指教

作者: hwh 时间: 2019-5-7 15:19

glchun 发表于 2015-9-23 20:08
$ T! v3 X7 O( E: Q见笑了。请多多指教

芯苑的老板转行卖紫砂壶了吗？

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)