EDA365电子论坛网

标题: 9月份培训心得 [打印本页]
作者: eternalsj    时间: 2015-9-14 21:18
标题: 9月份培训心得
这次培训收货很多，思想比方法更重要，向着这个水平努力，不断积累技术
3 b1 _3 [: n) Z# b分享一下我的笔记，大家多多补充。。一起进步9 Y7 c" u% S. n! J
; _3 o5 Y% G+ o' J. h
细节决定成败
  d; F- y2 R% y% U9 O- i1 f! p5 [! H% T; x: C. s) ?9 }2 e
EMI指标：EI RE 谐波干扰 电压波动& _6 p$ }2 {3 K4 ~+ B
EMS指标：ESD 浪涌 电快速瞬变脉冲群抗扰度 CS RS 电压跌落（DIP）
5 ~% |: e1 L8 o. @
" W; m, ]( B4 x: o0 LEMC三要素：骚扰源 耦合通道 敏感设备
, U5 [$ R. y  D# t5 ?$ v  W% t
- \# Y" @9 F0 E' V1 G* `- o+ v; S) s$ i基本方法：屏蔽+滤波+接地( K+ D0 F1 p' O4 o& ?

' e: J3 K& {- V" n6 z% v8 C屏蔽：电场屏蔽和磁场屏蔽，材料不一样
  @% ^6 l8 n* G7 M2 }EMC解决方法：铜箔铝箔，金属屏蔽罩，喷涂、电镀等导电层（常用于塑料外壳）、器件分开布局、铁氧体泡棉
8 `+ d1 f: C8 C% H  q5 `6 w2 g5 [- @* v8 ^
滤波：在频域上处理电磁噪声
7 }+ L" f: j% v0 F* j  P. R1.电容：退藕电容，电源管脚放两个，容值相差100倍。
; h) W- Q" t- ?, e        储能电容
1 {4 O6 r4 L0 U( _% Y. i/ P# L2.PCB平面电容：500MHz以上时考虑用：电源层和地层相互靠近7 T3 v% W/ Y+ K5 K) }$ [3 l: g- Z
3.电感：
  `( E: q: U5 o; ~* h) g4.共模电感：也叫共模扼流圈。用于抑制传导干扰，电源先过共模电感后果差模电感。" S+ ~3 @* c  f4 I# n; g# L& w5 S' e
5.磁珠：) u5 l. l. q  N
1 b  g# u' d4 w* Y2 E" z1 {
接地：
; P# \5 L" c3 J9 G+ q' n1.单点接地：低频电路（<1MHz）% h4 P; `+ V, w% a
2.多点接地：高频电路（>10MHz）8 Y' L& c5 c0 b5 U
3.混合接地9 _1 n4 g1 t9 F+ H9 x& N$ t& U
单板上的连接器金属外壳要通过金属化安装孔与板上的PGND相连$ l3 R$ S+ o, k  D5 S$ q7 e7 a
若单板有对外接口信号跨越PGND和GND的分割区域时。则需要考虑采用数个0.1u的电容桥连或调整PGND与GND的分割
, r; }5 V9 k* b" \
( t* _: _# n9 o. n做EMC项目的时候，高速信号尽量走内层
/ \2 h5 h% i2 a" v
/ K) [$ E  E: ~4 P$ i6 aGB9254 classA标准
! R2 X/ H# r* V! b: R3 D& s$ u% R4 F9 Z) r6 _
PLL电源磁珠和两个电容滤波
* W% N% [4 y) p2 I% j4 c. i5 Y4 [& q晶振输出加串接电阻33R，并联一个电容，如果不行再去掉电容
1 ]. {) q* V/ F0 p- a) C复位端加电容去耦
- P/ T- Y3 u6 K: n: \5 D; I" Q0 Q电容组，建议两个相差100倍的电容
8 d* B0 h( t3 r: i电源接口，保险丝后面加个压敏电阻
  A3 w; J. u; _% @- l电源芯片前段除了10u和0.1u，如果电流很大，再在前级加47u的电容% t+ m, T& u% ~# t/ n
3 t% E2 S. v) O1 [3 J6 X3 l* E
噪声最后要导到地上面
. d+ J, Q+ m* C6 s. s! p6 k* Z
9 Q6 y) Q% ~8 I) j2 Z机械地和板上的数字地之间加1000p电容，泄放噪声
. H4 K  a" F5 L: e' C, x* @) I
! }. l! A# a2 N  P金属壳的SMA，BNC头会直接与外壳机械地导通，ESD实验会直接耦合到金属编织物上面，从而干扰板子
, }, y9 _) z5 Z4 T; Q' U/ {' x2 W金属外壳屏蔽效果好，但是ESD性能差，塑料外壳正好相反
% q- e. m8 t2 t, o. E屏蔽孔缝的处理：孔越小辐射的能量越小/ w5 x) B! J8 a/ F

* ^  [5 U( Q: d8 b- b  x  e屏蔽体的尺寸，要避免由屏蔽体尺寸形成空腔谐振
" @' o) ?0 t" g/ a, x8 N' l7 ^; o8 Q5 r# k' d& {
RGMI总线：FPGA之间通信& Z+ K7 ~* s# i7 e6 K: a
; a8 y( b# J, w4 O
PHY芯片：88e11116 Q! ~- W/ k! ]/ T$ W# ~
总线很长，考虑CPU驱动能力够不够，负载上的反射。
) j3 Q( C6 _/ R& s负载太多加buffer( J/ l& L' o1 J! [* }7 N
) k# z$ j7 ]$ c" N& @  K. j
叠层阻抗：
0 H  j( T1 o5 I$ U! m: l9 F8 r( t信号与电源层的距离尽量大于其与相邻地平面的3倍以上$ W, |7 O) K" E. w  _
相邻电源层间距大于电源距离地平面的2倍以上0 e" B3 a7 q/ ?2 x! A  _
尽量使电源和地紧耦合( M/ H" k* b9 \: u# z1 }
信号线宽不小于4mil。4-4原则。
/ Q  H- r" E3 H差分线间距不要大于信号线宽的2倍（紧耦合）7 l5 g1 {; Y  m. M
/ ^( ~. ?+ g% o5 {
T型拓扑两边负载均衡( I# q9 o4 t' p% k  H* j

8 A2 S: t% R1 {# J' |( H- L2 s. B晶振和电感下方不要走线: m$ A: w% I/ y3 o
时钟线等一对多的，用菊花链或星形不行
, I% h2 C) A  ]) d( |# P: M% c并联匹配放在菊花链的最后端
6 u6 d6 k9 u7 y6 L机械地和数字地隔开2mm以上，所有层都是
& `% x' l' e- _: I1 |; s$ t! o. t  b
高速信号优先布在最好的走线层，RX、TX信号尽量分层布线  Z$ e1 Q: `) v; _

1 R6 C( c3 w5 C# j高速差分紧耦合布线，间距小于2倍线宽* y/ N" b( c9 V5 {9 \
' ^/ s5 Z4 E$ L# h+ T! ~; P
防护器件：先防护后滤波6 `- e0 d2 g9 s* S& q4 h. h  X2 j
作者: debei8    时间: 2015-9-14 23:34
学霸型，关键点都有了。
作者: 阿斯兰    时间: 2015-9-15 13:47
这个笔记做的很好~~~
作者: dzkcool    时间: 2015-9-15 13:52
好详细，学吧学吧
作者: dqd7411    时间: 2015-9-16 16:49
总结的不错，哈哈哈，感谢分享！
作者: nashouat    时间: 2015-9-16 23:17
记录得很详细，谢谢分享。。



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2