菩提老树 发表于 2015-6-16 22:35
楼主,你们测试过了,说明你们的传输链路没有问题。至于丢包,你们的软件有看过吗?RGMII与你后面的丢包有 ...
菩提老树 发表于 2015-6-17 09:27
等长是要做的,RGMII是源同步的信号,所以clk要比较长一点,但是不做等长也是可以的,因为RGMII可以自己做d ...
Quantum_ 发表于 2015-6-18 08:292 N. h. d. @6 V$ _, P! x a8 r
经过这几天的调试。
Bug 基本解了。, Y8 Q- k1 s5 ^9 N# G
问题点就出在, 软件的delay 设置与 电阻值的选择上!
Quantum_ 发表于 2015-6-17 13:35
我在想, 下图所示的电容, 会不会对我的时延有显著的干扰?6 p2 q' F: ?1 O+ j1 |9 o5 y
不加会不会更好?
菩提老树 发表于 2015-6-18 09:21
如果不加,你的RC怎么做呢?这是基本常识
Quantum_ 发表于 2015-6-18 10:248 x% G3 i' c6 X' Z/ B6 e
我再深入看看。RC 是否 真的‘必要’。+ ?3 c7 _3 ?0 K- ^+ D9 D) }: d
没有c, 构不成RC。可是, 为什么一定要有一个RC. 4 Y7 d& L N1 m) J6 r" V' Z9 N2 Y
常识? --时 ...
Quantum_ 发表于 2015-6-18 10:24
我再深入看看。RC 是否 真的‘必要’。
没有c, 构不成RC。可是, 为什么一定要有一个RC. 6 M' z8 U) [! X2 N$ z( I# D" I( l- {
常识? --时 ...
| 欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) | Powered by Discuz! X3.2 |