EDA365电子论坛网

标题: 请教：关于时钟走线的问题 [打印本页]

作者: ieracll 时间: 2008-9-15 20:22
标题: 请教：关于时钟走线的问题
时钟走线除了间距的要求外，走线的长度有没有限制？
四层板的话，时钟线走第四层，如果在时钟线正上方的第一层有强干扰源，，时钟会被干扰到吗？

作者: ieracll 时间: 2008-9-16 10:40
还想再补充一个问题：
时钟线与开关电源线、线性电源线的间距要求是多少？

作者: forevercgh 时间: 2008-9-17 11:16
层叠结构？
时钟频率？
开关电源频率？
系统框架？

作者: ieracll 时间: 2008-9-18 11:04
时钟频率三四十M，开关电源频率在两百多KHz.
层叠是四层板第一层和第四层信号层，第二层电源层，第三层地层

作者: weirong 时间: 2008-9-18 23:16
[quote]原帖由 ieracll 于 2008-9-15 20:22 发表

时钟走线除了间距的要求外，走线的长度有没有限制？
四层板的话，时钟线走第四层，如果在时钟线正上方的第一层有强干扰源，，时钟会被干扰到吗？ [/qu
走线有限制啊时钟线走第四层由于第三层的地的屏蔽作用不会被干扰把

作者: yadog 时间: 2008-9-19 12:41

原帖由 ieracll 于 2008-9-16 10:40 发表
8 h3 k. k2 N9 i% v1 J( h# ~, H还想再补充一个问题：
% o U4 F8 I; i$ F$ c* ^时钟线与开关电源线、线性电源线的间距要求是多少？

这个ms没有定论，但是，在能远的范围内应该尽最大努力

作者: libsuo 时间: 2008-9-20 08:58
时钟三四十M，不是很高，影响不会太大

一般考虑时钟线，要特别考虑EMI问题，所以会把时钟线布带状线，利用参考层构成屏蔽笼，来处理这个问题；另外一个就是间距，3W原则就可以了。

作者: yun12 时间: 2008-9-23 17:18
不一定全部遵从3W 时钟线要紧可能的短并且进行包地处理，线宽最好大于6MIL 最好匹配10OHM 电阻四层板一般 T GMD VCC B PLACEMENT 防在顶层你的估计每问题频率布告差不多都没问题。

作者: ieracll 时间: 2008-9-24 00:07
标题: 再补加一个问题
看时钟IC的datasheet里有介绍驱动能力分1X，1.25X，1.5X，2X。
相应的驱动能力对应的走线长度要要求吗？是不是驱动能力越大，允许的的走线长度越长？
有没有这方面的资料，好像都没这方面的介绍。

作者: 袁荣盛 时间: 2009-6-12 16:31

看时钟IC的datasheet里有介绍驱动能力分1X，1.25X，1.5X，2X。" @$ v0 f' V2 W! e; j. V. i
相应的驱动能力对应的走线长度要要求吗？是不是驱动能力越大，允许的的走线长度越长？6 n5 {$ g1 M! g2 J% y& `8 o
有没有这方面的资料，好像都没这方面的介绍。
" n( @5 `7 f$ ?$ a! ]" Fieracll 发表于 2008-9-24 00:07

记得版里有个帖子把什么比喻成机器牛

引用一下
其实驱动端驱动能力增强并不是代表可以走更长的线
而是可以带动更多的负载
或者是对匹配电阻阻值或传输线特征阻抗的考量

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)