EDA365电子论坛网

标题: allegro新手学习记录贴 [打印本页]
作者: Aiby2015    时间: 2015-5-16 10:28
标题: allegro新手学习记录贴
本人新手，最近才认真接触allegro，因为是学生，所以时间会比较多，此贴会持续更新，希望各位大虾指导。欢迎吐槽，不喜勿喷啊。之前一直用AD,现在想转到cadence。QQ 1171638763 人在桂林  下面盗张图：
+ j  W: `" q8 M" k5 }7 F5 {* { $ D9 F* h$ f/ h" h8 E
作者: Aiby2015    时间: 2015-5-16 10:44
现在，问题就来了，谁能告诉我allegro总class和subclass得具体意义？因为最近在画封装，不太清楚这些层的意义，在网上倒是看到一些，但是并不全。下面我会上传我找到的资料。
4 f5 H# p2 W( \; Z- U+ r8 O% X ! |9 M2 q' z. ~
Allegro PCB Editor中的class和subclass讲解.pdf (249.67 KB, 下载次数: 71)
8 Z/ r/ ?7 G  t3 _. g7 y4 E# |, j* v; o# Q7 r
# @2 @$ @* N  s9 r# I* @
作者: Aiby2015    时间: 2015-5-16 10:45
别沉
作者: kinglangji    时间: 2015-5-16 11:54
周末人少，不过这样的帖子早晚得沉。。7 Y( O& s% Z* s/ T7 F$ K
class和subclass顾名思义，就是组的意思。
, r6 U' x3 y! q( Z1 V6 o. C把相关的层面分下组，就是现在的class了。而sub就是把相同的实体放到一层。$ g. j' o: E# q6 q7 B' P! ?
这个用文体不太好表述，你用的多了，就自然理解了。9 b- e8 C9 z, D" a9 l
关注几个重要的subclass，比如solder，paste，silk，这样，对于其他那些组，也就慢慢理解了
作者: Aiby2015    时间: 2015-5-16 12:49
kinglangji 发表于 2015-5-16 11:54/ e1 _) r4 [- e( B1 b8 z
周末人少，不过这样的帖子早晚得沉。。, F: I: u; I+ A3 I+ s+ s# [
class和subclass顾名思义，就是组的意思。  V1 i( w6 L8 M" s! i
把相关的层面分下组， ...
( d) j5 F+ {' l; I! [2 O7 s( [

+ M5 M+ p  [' n! U
作者: Aiby2015    时间: 2015-5-16 13:26
http://wenku.baidu.com/link?url=cWk9XPHxho9mFifrW6WXPyizK9bSX-VedWgDIsAqFJoEa4geg5CiCpWEyj9eRSyo1e0-5HSIpfDqKufkxCLk4zFS-BUeIDLhWMZ8QURZPzW今天看到的一些信息，分享一下~
作者: Aiby2015    时间: 2015-5-16 13:42
下面是今天看到一些为I觉得好的资料，给大家分享下：) \) L! f' ~. p+ Q4 B- M* l/ D
Allegro画元件封装时各层的含义. R+ }' R+ f% o+ q
pad目录
% w6 i8 j: O3 R; m% A' H" b3 d  Q) g3 W$ `  M5 V; v

+ A7 ~" E1 p! @( m' Kpsm目录（或者把PSM目录分为：shape目录、flash目录、package目录）
5 G& }* G7 X6 Y6 F% M" D5 c4 E8 t  M! n' B4 e2 |) y. c( J! j

- k  v( H: G" {' o7 t  s3 W. v% h. C+ n2 ^
: ]. ]' |" M+ D7 q" J
封装制作步骤（前提是焊盘建好了~）$ n3 r* T; R( {5 p/ X+ Q6 f
1、添加管脚，可用 x 0 0 命令来定义第一个点的位置；
% {: t) m# H6 Y6 ~, d: b# {' \5 y6 g, g( k* K* ~7 r
- a1 H. L, K: P
2、添加装配外形，设置栅格25mil，选择ADD->Line
, C0 q( C/ |& w1 G- Iclass和subclass 为 PACKAGE GEOMETRY/ASSEMBLY_TOP；* P9 N2 I# H, }4 [
   添加丝印 3 G0 u! G9 o' N* E/ C
class/subclass为PACKAGE GEOMETRY/SILKSCREEN_TOP;
! P/ t, W6 f2 M* f" d6 q) n, c! q1 J8 h# Z. L' M7 F
1 x. J- R! S' G
3、添加标号RefDes/ F" ~+ O! K" K2 F
class和subclass 为 REFDES/ASSEMBLY_TOP;输入U*；放在器件的中央；# q7 H8 W( p, W4 a2 ?& r  r/ ?6 u
class和subclass 为 Device Type/ASSEMBLY_TOP;输入DEV；放在器件的中央；
" Q9 c% }: }" s, B( b
# Q, w! Y  B1 l4 O
6 Q' R0 T/ z& v. U5 o& eclass和subclass 为 REFDES/SILKSCREEN_TOP;输入U*；放在器件的上侧中央；
9 Q! T; k& u5 D* R6 _1 uclass和subclass 为 Device Type/SILKSCREEN_TOP;输入DEV；放在器件的上侧中央；
% |" q! d6 K. O, \; Z1 Y7 o
5 w8 W% h; P4 B
/ {; H; f" ~* r# O4、生成封装边界，点击SHAPE ADD；画出封装的边界。可以检测器件没有放重叠；/ q+ a* J5 j3 m
class和subclass 为 PACKAGE GEOMETRY/PLACE_BOUND_TOP；+ i* K9 @# W; {- u. m1 Z  R

8 V, _! p7 ^6 Z1 [$ G7 o( q
' x! t) I# G( j5、定义封装高度（可以选择）/ Q- a5 @; _* K1 m
选择Setup->Areas->Package Boundary Height;( o7 {9 A9 H! e: W
class和subclass 为 PACKAGE GEOMETRY/PLACE_BOUND_TOP；2 J- ]& v3 F3 u0 p, _
点击刚才画的封装边界，输入高度；. ^/ `! X6 \- l, F9 g
. C3 m* `9 ]; O4 X, G3 O# R! v/ K
9 F, D# [2 F* |2 J3 W, u& n
6、添加测试点不能添加的区域（可以选择），点击SHAPE ADD；添加阻止测试点放置的区域；
0 N" Z: ^) Q# O( S4 N0 Cclass和subclass 为 Manufacturing/No_Probe_TOP；% V1 i% i: ^. h; V# i- o2 v
9 ~0 ^& T/ F/ v- E$ u! A) `

5 D  j& h3 F6 B" T0 x) ~" APCB封装的一些规范：0 o" A3 h3 U) U" t/ k9 v# M: z
1、在LOLDERMASK_TOP层定义的大小规则：在尺寸允许的范围下，相对BEGIN LAYER层，可以大10mil（两边相加，7 G$ y7 k3 U1 {. E; Y
   一边就是5mil）;在小尺寸下，大6mil;
# F  O! ^( v9 t/ C1 F8 J" T! `- I5 u5 ]. n4 a7 B

( D. a/ `3 i) R2、对于普通的通孔器件，REGULAR PAD 比DRILL 大20mil； 其它特殊通孔视情况而定，比如说打的过孔可以只大10mil;
! d5 |+ ~0 n: l! U1 g  w1 r" a9 i2 ]/ U" Q
- d* `' _5 ^2 [4 B7 @6 c) L
3、对于普通的通孔器件，THERMAL RELIEF、ANTI PAD比REGULAR PAD大20mil；其它特殊通孔视情况而定；% h( _5 r6 F1 l1 {( w9 E

# Z& F) r$ _/ r/ G2 w2 v. P! R0 W: _
1 h& M# L9 J0 F3 j1 v3 b4、做器件时必须把DATASHEET做上标记，DATASHEET的名称改为所做器件的名称，然后拷贝到集中的目录；
! W- [, r' q% A& {# _
2 L6 l& [; d) a  U, p' d: d: ]' `1 A1 r, Y& d
做双排封装的时候
2 K$ x9 B3 F& o4 m1、 e   = e;8 |! v; ], r3 h8 C$ k$ Q) I
2、 e1 = Hmax + 24mil(0.6mm) - 焊盘的长度;
5 ~) g  B6 F6 i. z3、 E   = Emin - 20mil(0.5mm);
/ s& C! J4 y( J4、 D   = Dmax;! G" l* n" y/ M: Y- y
) o7 w( r$ d6 O( K. g% F

6 O- f. G" L6 v" p  v  c大部分是复制的，莫喷。4 _/ v) X. z6 c8 O
作者: Aiby2015    时间: 2015-5-16 14:17
焊盘制作各层介绍：
9 C. u/ t3 g& r: p0 c+ [4 E: y6 ?3 B! \/ r$ S6 ?3 {
silkscreen top:是字符层，一般称顶层字符或元件面字符，为各元器件的外框及名称标识等，都用此层进行布局，个人认为最好与place_bound_top相同，且带有1脚标识。  
assemly top：是装配层，就是元器件的实际大小，用来产生元器件的装配图。也可以使用此层进行布局；外框尺寸应该为元件除焊盘外的部分（body size）；  
place_bound_top：是元器件封装实际大小，用来防止两个元器件叠加在一起不报错。外框尺寸需要包括焊盘在内。  
1.
关于焊盘的准确尺寸，大家可以去网上下载软件LP Viewer ，我装的是LP Viewer 10.2，也许现在有更高的版本，这里有国际标准的封装及尺寸，画元器件焊盘及封装的时候，可以参考这个软件。
2.
2.1 Regular Pad：具体尺寸更具实际封装的大小，可以参考LP Viewr里面的尺寸。  
2.2 Thermal relief：热涨缩间隙，常用于相同NetList的填充铜薄与 PAD 的间隙。通常比Pad 直径大 20mil(0.5mm)，如果 Pad 直径小于 40mil，根据需要适当减小。  
2.3 Anti Pad：抗电边距，常用于不同NetList的填充铜薄与 PAD的间隙。通常比 Pad直径大 20mil(0.5mm),如果 Pad 直径小于 40mil，根据需要适当减小。  
2.4 SolderMask：通常比规则焊盘大4mil(0.1mm)。  
2.5 Pastemask：通常和规则焊盘大小相仿。  
2.6 Filmmask：应用比较少，用户自己设定。
  
再次归纳：
1.贴片焊盘要有SolderMask_TOP和Pastemask_TOP。 通孔要有SolderMask_TOP和SolderMask_BOTTOM，因为两边都要露在外面。
盲孔要有SolderMask_TOP，因为一边露在外面。
埋孔焊盘不需要SolderMask和Pastemask，因为都在里面。
. b" ?, V' u+ V/ U5 p
2 L' M. m+ ~+ I, Q8 u% n/ ^% O+ }/ q0 K4 [1 c
. G! I! G1 R* n' u4 g
 9 u- w. ^3 v; I
作者: Aiby2015    时间: 2015-5-16 14:58
今天就到这。
作者: xiesonny    时间: 2015-5-16 16:26
果然牛逼呀，我也刚学
作者: Aiby2015    时间: 2015-5-16 20:09
xiesonny 发表于 2015-5-16 16:26
+ t' ?  A6 x  E' }果然牛逼呀，我也刚学
6 d+ [. P, F* Q* l+ _
一起 一起。9 c1 g! V6 B& Q) [" U! r! B
作者: Aiby2015    时间: 2015-5-17 15:58
今天做了一个有极性电容的封装，如图，下面带上文件。我是按照网上找到的封装教程进行的。如果有人在看请看看有何错误 CAP3.zip (6.73 KB, 下载次数: 2) 9 t9 g! N  D) r. n! g
作者: longzhiming99    时间: 2015-5-18 10:09
为什么总是喜欢把格点打开，不伤眼么，要打开也行，改成其它颜色好不好
作者: 辉辉辉辉    时间: 2015-5-18 11:13
俺也在学习。。。。
作者: xiesonny    时间: 2015-5-18 12:36
longzhiming99 发表于 2015-5-18 10:09
8 Z$ r5 A, n; E* P为什么总是喜欢把格点打开，不伤眼么，要打开也行，改成其它颜色好不好
$ o7 B$ l2 d/ F9 _/ B
有道理，还是关掉好看，或者换格点颜色
作者: Aiby2015    时间: 2015-5-18 23:26
xiesonny 发表于 2015-5-18 12:36
8 `2 J; `1 R/ ~) P" l' d' u) ?4 v2 N有道理，还是关掉好看，或者换格点颜色
1 {; g+ X5 D2 j
好~我试试; i# [3 h; y1 s% r; g
作者: Aiby2015    时间: 2015-5-18 23:26
辉辉辉辉 发表于 2015-5-18 11:13. P0 V! o# X' F* P/ I
俺也在学习。。。。

7 ]2 @3 ^* D2 N* _: i* Y# Y. [一起一起
- c/ Y3 k  `" l5 |: H# K5 A
作者: Aiby2015    时间: 2015-5-18 23:33
今天画个9013封装，焊盘老师调不出来。后来发现是因为我的封装文件没放在有焊盘的文件夹里（路径什么的我都设置好了，就是不出来~），其实我觉得这是破解软件偶尔有的错误，个别例子，不知道你们有么？/ Z# Y* A# x! ~$ G
& s2 o+ V: B; r3 ]! q. J今天收集的：
# l( e- m$ F, f! D: G 5 z3 |- Y) n$ ?8 Q
测量方法。  C- B* k& m" e$ k9 R. W
/ j0 ~4 X$ Q- R$ X! {, W
最近用Verilog ，这是什么原因？
+ {' R/ Q5 S) v3 p9 h! A3 @

打开seasion log(记录窗口).PNG (110.56 KB, 下载次数: 7)

打开seasion log(记录窗口).PNG
作者: Aiby2015    时间: 2015-5-19 23:56

3 {; E! \+ M& U8 [& s: H2 Z( n开始我的第一块cadence设计文件~. K6 d) _0 U# _" \  y
作者: jacekysun    时间: 2015-5-20 08:38
作者: Aiby2015    时间: 2015-5-20 23:51

1 N: c6 C, b) o- P- R
作者: Aiby2015    时间: 2015-5-25 10:59
前几日有考试~
9 @, U( \* |! P  W
作者: bingshuihuo    时间: 2015-5-25 11:04
Aiby2015 发表于 2015-5-16 14:17
. r9 Y1 X" Q1 p2 I焊盘制作各层介绍：
' h  v+ @' C/ {. L
0 r$ R+ x1 I. [, D8 e# Jsilkscreen top:是字符层，一般称顶层字符或元件面字符，为各元器件的外框及名称标 ...
4 N3 i2 o& W: S6 ^  d# V
写的很不错!!!!!!!!!!!!
8 C# w8 J8 e3 _& \  P实际学习就是这样
( d8 K, i: ]% r2 W7 _( ~多练习  就会了
0 \+ ?  F& G$ P9 D6 o9 a% P
8 y$ n: W/ b* l% `, [* T/ x6 g4 [
作者: Aiby2015    时间: 2015-5-25 11:05
最近在试着画个图：
( b6 J6 s: Z4 {  o
: y( W! [2 f9 @1 I: q然而，遇到个问题，我在orcad中连好的电源和地，在allegro中却没有连接在一起，有大神能告诉我一下么？网上说要把VCC_BAR改成VCC就可以了，我还没有试。& z6 m" l, q8 z2 t( [& ^: b' `" @
1 ^# _& P$ D6 G" M! c% Y  Q暑假要出去实习，大神们有什么建议？
8 }5 t+ M  N  V3 C8 \: g, x, C
作者: Aiby2015    时间: 2015-5-25 11:06
bingshuihuo 发表于 2015-5-25 11:040 q% W0 x( E. J3 ~1 e) C
写的很不错!!!!!!!!!!!!0 s- u5 N3 X( J, [% g
实际学习就是这样 & V1 H; V6 }) b1 @) @
多练习  就会了

. ~7 O7 I2 H* K5 w3 B1 z恩恩，我慢慢来~7 o/ P4 y* {0 N! P( R5 {
作者: Aiby2015    时间: 2015-5-25 11:17
今天在网上收集的一些资料，大家可能不需要~实在太基础了~~~~~然而对于我并非如此：3 {* R; Q3 w$ W& b
VCC、VDD、VEE、VSS的区别
* T2 j0 O5 ^- [' ]  b9 a0 X5 R, l1 d) h3 ~; K. e6 O8 [3 u; L
' z8 W" [4 n" v5 J
　　电路设计以及PCB制作中，经常碰见电源符号：VCC、 VDD、VEE、VSS，他们具有什么样的关系那?
/ G1 g! K' Y6 m8 c& K; X4 l+ k0 h　　一、解释
; _) i& w2 B. a! q+ X　　VCC：C=circuit 表示电路的意思, 即接入电路的电压/ E0 D1 M$ L+ |+ ^& o) a5 h* t
　　VDD：D=device 表示器件的意思, 即器件内部的工作电压;
. Y2 q  `$ q8 y8 D　　VSS：S=series 表示公共连接的意思，通常指电路公共接地端电压5 o6 Z! H0 A4 R* u  R5 h
　　二、说明
" k! R( e1 y4 |; b7 d　　1、对于数字电路来说，VCC是电路的供电电压,VDD是芯片的工作电压(通常Vcc>Vdd)，VSS是接地点。
1 U1 ^' B3 s( j　　2、有些IC既有VDD引脚又有VCC引脚，说明这种器件自身带有电压转换功能。  f2 y9 G# i6 G: J7 e) |4 D* F6 B7 B8 I
　　3、在场效应管(或COMS器件)中，VDD为漏极，VSS为源极，VDD和VSS指的是元件引脚，而不表示供电电压。& J& R3 S4 m' C7 z& A$ e2 p
　　4、一般来说VCC=模拟电源,VDD=数字电源,VSS=数字地,VEE=负电源
4 Z, J% ^+ ^/ `$ {- X; F- `, Z6 ]　　另外一种解释：
* V) {$ h3 F8 F2 C1 B( V( A3 _4 A　　Vcc和Vdd是器件的电源端。Vcc是双极器件的正，Vdd多半是单级器件的正。下标可以理解为NPN晶体管的集电极C，和PMOS or NMOS场效应管的漏极D。同样你可在电路图中看见Vee和Vss，含义一样。因为主流芯片结构是硅NPN所以Vcc通常是正。如果用PNP结构Vcc就为负了。荐义选用芯片时一定要看清电气参数。.
) B) u, p+ d3 Y9 O; `4 J  s　　Vcc 来源于集电极电源电压, Collector Voltage, 一般用于双极型晶体管, PNP 管时为负电源电压, 有时也标成 -Vcc, NPN 管时为正电压.DSP交流网 DSP学习第一论坛 DSP技术应用与推广平台 DSP开发服务平台) d, c1 Z6 T1 E; ?" D
　　Vdd 来源于漏极电源电压, Drain Voltage, 用于 MOS 晶体管电路, 一般指正电源. 因为很少单独用 PMOS 晶体管, 所以在 CMOS 电路中 Vdd 经常接在 PMOS 管的源极上/ }; Z5 D, z8 j& {" V2 @8 s
　　Vss 源极电源电压, 在 CMOS 电路中指负电源, 在单电源时指零伏或接地.' N1 l" P* V! d4 x% W
　　Vee 发射极电源电压, Emitter Voltage, 一般用于 ECL 电路的负电源电压.- j: N( y8 e) d
　　Vbb 基极电源电压, 用于双极晶体管的共基电路.DSP交流网 DSP学习第一论坛 DSP技术应用与推广平台 DSP开发服务平台
- j7 P% }" h9 N+ ^: ?5 I　/*******************************************************/
' h; R+ `* H" j  T3 o, Z* Q　　单解：
# v+ a6 r0 [) n. d6 E& v6 k1 s/ A　　VDD：电源电压(单极器件);电源电压(4000系列数字电 路);漏极电压(场效应管); Q# K# y5 g  t6 b. N
　　VCC：电源电压(双极器件);电源电压(74系列数字电路);声控载波(Voice Controlled Carrier)- d/ W$ e. h& K9 w- k) O* |3 E
　　VSS:：地或电源负极
- J9 |9 u! m  Z7 H9 ?+ ]　　VEE：负电压供电;场效应管的源极(S)
: U2 L! b5 x7 O, M, f  u　　VPP：编程/擦除电压。
: g) Z/ E. g! Y& l! |4 I. s( e　　详解：
" P! N; ~4 K/ J3 z. [" L* @/ s　　在电子电路中，VCC是电路的供电电压, VDD是芯片的工作电压：! \  J5 \1 \3 ^0 [7 t1 V+ n
　　VCC：C=circuit 表示电路的意思, 即接入电路的电压， D=device 表示器件的意思, 即器件内部的工作电压，在普通的电子电路中，一般Vcc>Vdd !
" \  [& c, \% t0 S% o: s　　VSS：S=series 表示公共连接的意思，也就是负极。) M. R7 I4 u% Z8 J6 x. l
　　有些IC 同时有VCC和VDD， 这种器件带有电压转换功能。
2 Y9 F  |( h& A# K5 T　　在“场效应”即COMS元件中，VDD乃CMOS的漏极引脚，VSS乃CMOS的源极引脚， 这是元件引脚符号，它没有“VCC”的名称，你的问题包含3个符号，VCC / VDD /VSS， 这显然是电路符号。+ G4 m1 i, p; h9 [* Q) ]

0 F4 X6 L8 o) v1 X, S( H; d
作者: jacekysun    时间: 2015-5-25 11:38
作者: 水滴石穿    时间: 2015-5-25 16:42
jacekysun 发表于 2015-5-25 11:38

, \! _, q5 |* g8 P) k( Q* Z: H/ g楼主用的哪个版本的软件，可否发我一份。我也想学allegro，一起学啊。前几天下了cadence-spb.15.7,没有破解成功呀呀呀。谢谢
作者: Aiby2015    时间: 2015-5-26 23:21
# `9 m4 V; ~% b  u3 Q: a
以上是我电源的参数，但是没在allegro里有电器连接，GND倒是能正常连接了，就差vcc
5 Z. j' ^; d" x! s% U
作者: Aiby2015    时间: 2015-5-26 23:22
有知道原因的么？
作者: Aiby2015    时间: 2015-5-26 23:23
水滴石穿 发表于 2015-5-25 16:42
; o3 n& L! y. R: l+ v  S6 |& Z楼主用的哪个版本的软件，可否发我一份。我也想学allegro，一起学啊。前几天下了cadence-spb.15.7,没有破 ...
2 v( c6 M/ _9 I6 n( o$ |5 }; e
我用的是16.6的，下面是连接~链接：http://pan.baidu.com/s/1ntl7if3 密码：4yal  一起学习吧~~8 f/ `( R0 `* O; W
作者: Aiby2015    时间: 2015-5-27 09:28
今天找到了上面问题解决的方法，首先我在网上看到人家的标记方法：
9 I( ~7 x' `7 _* u* y8 |6 Z
- u1 l% J0 e9 o7 B按照这样的标记就能有电器连接，而我之前的标记方法就不成！
) g3 _: x) G$ }# n* v/ V * V# d4 O1 L  u4 Y$ @; ]$ b( h
为什么标记vcc5v不行，然而标+5v就可以？我觉得是不是我的软件问题呢？没所谓，现在所有线都连上了。$ Q& U% H$ E: z( x: |
+ u% W+ ?2 p$ C8 V. D3 Y
今天笔记:生成元件清单，选择dsn文件——》bill of materials
) g+ {* b+ I3 c- F6 Q6 j+ z就是不知道肿么打开。- x+ R; \% s$ a$ B/ N
8 q) p9 W3 z; D7 y! C/ y) B

QQ拼音截图未命名.png (119.15 KB, 下载次数: 6)

QQ拼音截图未命名.png
作者: bingshuihuo    时间: 2015-6-1 22:30
俺也在学习。。。。
作者: Aiby2015    时间: 2015-6-3 08:26
bingshuihuo 发表于 2015-6-1 22:30( t9 |$ m. c/ ^* E0 T' X
俺也在学习。。。。

& d/ ^$ {/ l' [4 u8 @一起一起~
9 B1 [$ m! v/ T$ }5 }9 M( z6 @
作者: flyheart    时间: 2015-6-3 10:03
Aiby2015 发表于 2015-5-27 09:28
7 r7 K2 h5 q0 f5 Y% a& G今天找到了上面问题解决的方法，首先我在网上看到人家的标记方法：( ~4 x8 J8 N; C  v
) B  T# }) ^& x; e2 n
按照这样的标记就能有电器连接，而我 ...
! l7 k* Y! O! m* N8 R+ J
我试了。没有问题
5 \2 X! Z7 s$ z/ J" Z, e/ z. Z% G- T: ]7 ]* p7 j( H7 Y
    ( O" Z9 T- R/ s0 x" }# Q
8 C& ^* W# M! i6 B2 `0 j# ?
# q7 a2 B/ q( u# H$ ~- l
作者: Aiby2015    时间: 2015-6-3 11:18
然而我的不行~真不知道为啥
作者: Aiby2015    时间: 2015-6-3 18:05
感谢网友推荐的书~~~
; n6 F6 f! ^( Q3 D2 k4 d0 t3 m8 c
作者: tanxijun0870    时间: 2015-6-5 17:07
抽烟的娃，还一本正经的学这个，赞
作者: Aiby2015    时间: 2015-6-6 10:07
开始布线~
4 s- S- V+ T" k# W# a
作者: Aiby2015    时间: 2015-6-6 10:08
tanxijun0870 发表于 2015-6-5 17:07- B* U6 U' X, |) ?/ g' o: p8 p% J
抽烟的娃，还一本正经的学这个，赞

$ c& R! q% l0 p; ]) O今天开始戒了~话说工科男谁没这嗜好~
' y. z, ~' u" J8 K8 @! l6 L) a
作者: jacekysun    时间: 2015-6-6 10:11
good
作者: Aiby2015    时间: 2015-6-6 10:12
jacekysun 发表于 2015-6-6 10:11
. D7 `/ v9 N; R+ F3 w" h# U' ogood

. U# Q: m! l( p$ J你这ID好熟悉！
0 A& D, B& P7 q+ P/ l
作者: Aiby2015    时间: 2015-6-8 10:45
求助~~我之前把电源网路隐藏了，由于想手工做板，只能是双面板，所以我想把之前隐藏的电源网络显示出来，这样好布局点，but我现在不知道该选哪个显示~~~
! m  X- n1 K. f1 i: T& e8 p 8 Z. ]4 n! m, J& a2 h. B- ~% B
作者: Aiby2015    时间: 2015-6-8 10:47
bingshuihuo 发表于 2015-6-1 22:30
0 i9 h: W+ }& v! V3 ?3 S% ]1 E俺也在学习。。。。

: I2 A; `* t: U8 L0 K不对啊 你都4级了 怎么可能才学
, L4 @" I5 q- Y8 t/ Q
作者: Aiby2015    时间: 2015-6-8 11:14
Allegro16.6约束规则设置详解
/ N4 [1 ]& @! `6 l1 H! W Allegro16.6约束规则设置详解.pdf (5.19 MB, 下载次数: 33) + q" A( t; }, R
今天网上收集到的 觉得挺实用; Z: d0 T0 ?/ P6 F9 H
作者: somexu    时间: 2015-6-8 12:28
超級贊的帖子
作者: Aiby2015    时间: 2015-6-9 01:47
somexu 发表于 2015-6-8 12:28
8 D! Q1 a; ?+ L. G; e: Z' _9 p超級贊的帖子
' @. ~$ m' n7 D% `% s0 t
就是记录罢了～希望指正
9 _# |0 g5 g. m2 ]" A世界那么大，我想去看看。我带上你，你带上钱，你一定要带上钱啊！
作者: Aiby2015    时间: 2015-6-9 11:03
求助：今天铺铜，我知道我自己规则没设置好，所以出现了很多错误，问题来了。。我不知道肿么设置规则啊~~那些选项我都不知道什么意思！！！
$ h: O3 K* Z! l  ?, I
5 c9 ~7 z4 I7 b: j$ Y  z2 N
作者: Aiby2015    时间: 2015-6-9 11:10
Aiby2015 发表于 2015-6-8 10:45
9 ^% L7 x! w4 T: J, C" ?6 g求助~~我之前把电源网路隐藏了，由于想手工做板，只能是双面板，所以我想把之前隐藏的电源网络显示出来，这 ...

) ~2 D( B- x6 b, {7 g6 k) {$ `这个问题解决了，就是在edit里把飞线的隐藏属性去掉就ok 了。 6 S' J  Z; b: E- ~! {1 `
作者: Aiby2015    时间: 2015-6-10 11:01
LISTING: 1 element(s), l2 @- n& h. T& [7 O
4 k: m# V* Q5 V
           < DRC ERROR >
: u& g1 n/ F3 |% u7 a  z6 Z, w* a' Q! A3 U" f; }: U- _
  Class:           DRC ERROR CLASS4 \+ X( a& F7 V$ g* z6 B' X* c" Q
  Subclass:        TOP
, }9 S, p% e; k  Origin xy:       (2096.00 2275.00)
1 y& j7 Y" B& Q+ Z, ~  Constraint:      Line to Shape Spacing2 A% C% o2 K. k
  Constraint Set:  DEFAULT
) H, M. r8 J7 I8 e; `# F  Constraint Type: NET SPACING CONSTRAINTS0 b* v* I6 K% j& L
2 ~3 b- x* |+ M; U- p
  Constraint value: 10 MIL
/ i' y4 z" H! S, r* }  Actual value:     0 MIL
9 [, `0 W7 M7 D# |
8 J1 o# @! a% N7 w) ^- i* h  - - - - - - - - - - - - - - - - - - - -
) D# k" s! e2 p2 G  Element type:    SHAPE
  o  j" P- X, b; k2 Z  Class:           ETCH
. h2 g& R  k# t- l  Subclass:        TOP! B/ H8 D; h1 G! g% Z  q( o

5 K& }- [1 N9 L0 e8 f2 b) g  On a Dummy Net# M$ p, r% m# F+ f, s
" n3 W7 D1 \3 B& o' Q- _
  - - - - - - - - - - - - - - - - - - - -- l1 b! Z9 y- k% X  b
  Element type:    HORIZONTAL LINE SEGMENT& O* ^) S4 p. I# i6 }4 K! Y. e
  Class:           ETCH
8 q% ^' i3 A6 ^, `5 J/ Q6 N, E8 w  Subclass:        TOP
, k7 H: x4 Y; t# n/ @3 S7 f6 I( t( ?; r/ L& ~
  part of a connect line. G; \! N0 V$ c2 r3 \+ Q  Y
  Part of net name: TXD
8 q; R, ], t: M! r$ E! O# d$ J. Z- `) n
segment:xy (2096.00 2275.00) xy (2203.00 2275.00) width (10.00)
* V2 R) W3 n" C9 q) j* @  D" b1 `2 _* V2 I* ^7 z) z
  - - - - - - - - - - - - - - - - - - - -
4 w( M0 f, j  _: D) W: d& @0 c! v这是错误信息！
6 J9 `' s0 H8 b" h" h6 y' x5 ?% v; L* L/ G8 a: ~( j' ^5 w
作者: Aiby2015    时间: 2015-6-11 02:36
今天  突然想出去走走   所以打算明天出去浪浪  课就先不上了～
作者: Aiby2015    时间: 2015-6-13 21:37
上几张前提出去浪的照片 希望大版不要删帖 ，大家有兴趣可以去看看，是桂林龙胜的龙脊梯田。 我真不是水。。。（还有我前面敷铜的问题真没人愿意帮小弟解答么~~~~~）
$ \8 L- J- C9 Z) D. Y# t : M* o( ~( v2 U. t& i
作者: Aiby2015    时间: 2015-6-13 23:58

6 R. m5 o- ~6 P, p怎么这么功利呢！！~~
  b& N4 P% `* Q& N/ ?' m$ Y
作者: Aiby2015    时间: 2015-6-15 20:10
解决了，原因是我负片敷铜了！
! _: H' C7 h, h' c
0 O1 z+ F+ @- l$ |' Q4 o9 ]7 _问题解决了就好~感谢网友啊！
( L" F# d; c% ~9 t铺铜问题~求助9 {# b. _, a* w- a0 N9 p/ e0 Z" a# |
https://www.eda365.com/thread-109815-1-1.html5 R) c, x- H  c) q. G1 E* p) `
(出处: EDA365电子工程师网站)
. t% j. G! f+ b4 f0 d
+ j5 w/ w& C* Q1 W  ?* M+ |% \8 ^& H3 R: j6 @
作者: Aiby2015    时间: 2015-6-16 17:32
今天在准备出光绘文件的时候才发现我没把所有文件翻到top层来，我以为只要元件边框是top层颜色就说明元件已经翻到top了。然而这样的想法并没有什么卵用。以后得在display中查看才行。
8 x2 D2 J& p- b1 m     1 l$ a' S3 |  x: h, h
9 ~' ^  {' A( V. f6 D1 e  W
6 }; u! w! D5 _8 u( V; p3 X+ D4 g0 p
作者: Aiby2015    时间: 2015-6-18 15:07
陆陆续续看了1个月左右的于博士视频，今天看完了。制版的大概步骤都走了一遍，从画原理图到allegro到出光绘文件 / B  B9 p8 K! t( k
我现在想知道我下一步是要干嘛？不知道有没有大神能指点一下？我之前的想法是把我画的板子给做出来（手工）。: @4 m; c. Z" }. W$ u. m5 o5 @  j
我最想知道的是我下一步该肿么做呢？ 新手 很迷茫。求指导9 R' ?6 w- ]. [5 |3 M
下面是我成果：" v5 Q! L: C) Q/ E' i2 l
 temperature measurement.zip (9.29 MB, 下载次数: 4) * @( Q1 z! o. J

! `& ?5 z& v/ l& Q/ d& v3 ]
作者: 3dworld    时间: 2015-6-19 21:48
非常好啊，一点点的学习
作者: Aiby2015    时间: 2015-6-23 18:43
3dworld 发表于 2015-6-19 21:488 i# j8 F, H" U9 K
非常好啊，一点点的学习
* }( V% A2 A& C, p) y
嗯嗯  最近考试，没怎么花时间在上面
作者: lg2841    时间: 2015-6-24 10:33
不错，不过最好能在系统有条理一些
作者: Aiby2015    时间: 2015-6-24 19:16
lg2841 发表于 2015-6-24 10:33) L" n$ G. u! T) `5 U9 R! v: }
不错，不过最好能在系统有条理一些

+ r& Q4 c8 B! Q9 i% h# u好！
/ P: w- U, w( S5 ]
作者: Aiby2015    时间: 2015-7-6 00:35
这段时间因为考试加上发生了有些事情 我要处理  ，所以有10天左右没有学习了。从今天开始继续记录。
作者: wtr_allegro15    时间: 2015-7-6 09:01
学习！！
作者: Aiby2015    时间: 2015-7-8 14:14
我打算做手工板 所以需要将pcb打印到转印纸， 可是我现在在allegro转印出来的pcb图铺铜部分并不是实心 的 ，我担心会断路所以求大家帮帮忙。。。能解决么？
作者: Aiby2015    时间: 2015-7-8 14:14
wtr_allegro15 发表于 2015-7-6 09:01( F7 I! K# T$ K* ~/ a- E! ?. r
学习！！
- P, N" |* A6 @' f
哈哈 我就是没事干瞎逼逼
作者: Aiby2015    时间: 2015-7-31 13:41
放假了，有几周没学习了。现在放假有点时间了。接下来 我要继续学习我喜欢的东西，当然我也会持续在这里记录。因为我打算考研可能只有晚上的时间。
  Y/ h* X% `7 x7 ]* |! f6 }2 X5 i0 j前面没花时间真是内疚。3 x! F3 z3 D, e4 P' z9 T- \& B
作者: bingshuihuo    时间: 2015-8-27 20:03
没有关系   只要加油  肯定会做的更好
作者: Aiby2015    时间: 2015-8-27 22:42
bingshuihuo 发表于 2015-8-27 20:03
3 ?6 Z% v  y8 Q  C' b) e6 O' n没有关系   只要加油  肯定会做的更好

, p% @8 L+ l3 L6 K& z恩 好 最近回家 也没做 但是我会坚持的8 w4 f7 B7 w# @) s$ Y2 F' m

7 _8 s5 H8 u+ e" H- P
作者: Aiby2015    时间: 2016-3-28 15:49
我回来了！！！！  cadence我还会继续 ，现在大4 有创业的想法 但是我认为对于自己喜欢的东西还是得继续学。前段时间因为考研，放下了cadence，现在我打算从新再来！考研当天出意外 。。。。也就不提了。。。。
作者: Aiby2015    时间: 2016-3-28 15:56
之前就一直有和我一样的朋友问我怎么样预览cadence自带的封装，我在这里给大家总结一下。  直接上图！ ; Q* J, M& \4 K6 t  B: d+ K$ z




欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2