EDA365电子论坛网

标题: allegro新手学习记录贴 [打印本页]
作者: Aiby2015    时间: 2015-5-16 10:28
标题: allegro新手学习记录贴
本人新手，最近才认真接触allegro，因为是学生，所以时间会比较多，此贴会持续更新，希望各位大虾指导。欢迎吐槽，不喜勿喷啊。之前一直用AD,现在想转到cadence。QQ 1171638763 人在桂林  下面盗张图：
: O5 L) w" M0 h4 m/ @( W7 ]/ r1 m- k " w$ p5 L, D  ]5 C8 }
作者: Aiby2015    时间: 2015-5-16 10:44
现在，问题就来了，谁能告诉我allegro总class和subclass得具体意义？因为最近在画封装，不太清楚这些层的意义，在网上倒是看到一些，但是并不全。下面我会上传我找到的资料。
& W, U& w1 E7 `: ~; e8 U  S# | 5 T0 Q0 t7 S( p- L9 z# X
Allegro PCB Editor中的class和subclass讲解.pdf (249.67 KB, 下载次数: 71)
" T- [# t0 K4 K, j# m- w6 \& p. t6 i8 X5 c$ G$ |8 J

. `( q  \. O" ]) w+ ^$ @
作者: Aiby2015    时间: 2015-5-16 10:45
别沉
作者: kinglangji    时间: 2015-5-16 11:54
周末人少，不过这样的帖子早晚得沉。。/ C4 z4 q! d- E) F& P
class和subclass顾名思义，就是组的意思。; C, k1 G, u* G9 t' [
把相关的层面分下组，就是现在的class了。而sub就是把相同的实体放到一层。
% A5 I3 A4 q# J0 y# l这个用文体不太好表述，你用的多了，就自然理解了。; i5 L6 p+ k2 F9 n  n' [
关注几个重要的subclass，比如solder，paste，silk，这样，对于其他那些组，也就慢慢理解了
作者: Aiby2015    时间: 2015-5-16 12:49
kinglangji 发表于 2015-5-16 11:54( _4 P5 h& g7 l7 F) U
周末人少，不过这样的帖子早晚得沉。。4 [; V) _6 Q$ k0 E8 t  w0 O
class和subclass顾名思义，就是组的意思。$ t6 q3 I7 m. h5 W  L1 O4 G
把相关的层面分下组， ...

- B0 A% C( [5 h0 {6 X# |3 @. @; R; s1 P
作者: Aiby2015    时间: 2015-5-16 13:26
http://wenku.baidu.com/link?url=cWk9XPHxho9mFifrW6WXPyizK9bSX-VedWgDIsAqFJoEa4geg5CiCpWEyj9eRSyo1e0-5HSIpfDqKufkxCLk4zFS-BUeIDLhWMZ8QURZPzW今天看到的一些信息，分享一下~
作者: Aiby2015    时间: 2015-5-16 13:42
下面是今天看到一些为I觉得好的资料，给大家分享下：0 ~) M2 k! @+ Q/ X* q* ]
Allegro画元件封装时各层的含义
: {8 {: T* J$ M6 j% dpad目录
7 S* ^+ C; ]8 x9 a! W% z* N
$ F% a! o* T$ N* J/ a0 H- _
) M$ Q' \+ f! N$ q& I. spsm目录（或者把PSM目录分为：shape目录、flash目录、package目录）1 z7 j" A! l; ?% D8 A  u0 d& P
- G- A( g( h9 A' I; ]6 n; c. a. [

! T; {, R' N: {# W6 P; q
" `4 f6 Z5 w$ d6 F" v6 z4 G2 Y8 z: a: C
封装制作步骤（前提是焊盘建好了~）7 m; m& ~7 D; q9 C
1、添加管脚，可用 x 0 0 命令来定义第一个点的位置；! Q9 i' \6 b8 p2 c

9 V' Z; P2 ]0 k) K: x2 ~  N3 H# c7 t/ p& p' W: ~1 g/ X* D" O
2、添加装配外形，设置栅格25mil，选择ADD->Line
: w- p  r* I& ^$ e2 R9 d& ^) }7 x7 Iclass和subclass 为 PACKAGE GEOMETRY/ASSEMBLY_TOP；
, u  {- R4 c: J3 M   添加丝印 , l0 [! g; Z8 s% K5 u2 @+ ~: U  R
class/subclass为PACKAGE GEOMETRY/SILKSCREEN_TOP;8 Y+ _+ s' U& n, P3 n! ]1 |8 N

: ?. V  B) _9 W
6 _, @" D4 J3 U4 [" w' V3、添加标号RefDes
/ x5 U1 u9 X* Oclass和subclass 为 REFDES/ASSEMBLY_TOP;输入U*；放在器件的中央；
0 j8 G' A! k, G7 Pclass和subclass 为 Device Type/ASSEMBLY_TOP;输入DEV；放在器件的中央；$ v( s* p6 i2 S2 y
5 d: g9 |$ k6 @3 P& r+ Z2 {: m
9 Z, A! S  @- O* T& @4 a6 `! s
class和subclass 为 REFDES/SILKSCREEN_TOP;输入U*；放在器件的上侧中央；9 z3 I$ g' y( S6 O' c1 ~" o
class和subclass 为 Device Type/SILKSCREEN_TOP;输入DEV；放在器件的上侧中央；" ~, N' e6 p% U) S, S% ]9 X* m
8 O/ q& r2 l8 t+ {
# v) s8 S# j8 N
4、生成封装边界，点击SHAPE ADD；画出封装的边界。可以检测器件没有放重叠；
" Y" |2 D. n  xclass和subclass 为 PACKAGE GEOMETRY/PLACE_BOUND_TOP；6 r: }# C+ P% P7 D

; V8 l* X7 Q! r* X: ]2 y
+ N% ~; _/ }  Q. {5、定义封装高度（可以选择）8 |2 |$ V/ i) \6 s; G
选择Setup->Areas->Package Boundary Height;
7 H; Q$ t6 Y0 ^5 _4 I# E" ~, k( _class和subclass 为 PACKAGE GEOMETRY/PLACE_BOUND_TOP；! g1 d2 M5 Z/ R6 L, y. a# J3 u
点击刚才画的封装边界，输入高度；; ~* K. Q7 o& [6 f+ k) }$ p6 G

$ L7 j' v- F+ G/ U3 s4 R0 }2 H* I
- a9 U9 ^, h5 k6、添加测试点不能添加的区域（可以选择），点击SHAPE ADD；添加阻止测试点放置的区域；' s. K' Z: k2 d% b/ u1 W0 `
class和subclass 为 Manufacturing/No_Probe_TOP；
: \+ g& v: Z( b; ~. h
: M' _+ V! M7 a6 E8 H, `1 I- r( f& j$ w, E
PCB封装的一些规范：( B; N4 @1 ?. ]( H! t8 J
1、在LOLDERMASK_TOP层定义的大小规则：在尺寸允许的范围下，相对BEGIN LAYER层，可以大10mil（两边相加，* l" n. i2 p  ^7 f
   一边就是5mil）;在小尺寸下，大6mil;) C. ~8 y4 h+ y/ _% @2 N0 t* y

5 Z) c! w# G0 o5 q0 H. C/ H& S. q" v+ |" q' K3 R8 I" }
2、对于普通的通孔器件，REGULAR PAD 比DRILL 大20mil； 其它特殊通孔视情况而定，比如说打的过孔可以只大10mil;
$ x) g2 P* x% V
) o9 `3 V$ t" D- A2 H. `- {, Y) b! K( S7 a6 V5 c3 W
3、对于普通的通孔器件，THERMAL RELIEF、ANTI PAD比REGULAR PAD大20mil；其它特殊通孔视情况而定；
6 ~% s+ p6 V  d' U0 B1 t
' S) ]8 n8 [# L9 f- H* c
8 Q2 k! w: K8 t% Y1 F# d4、做器件时必须把DATASHEET做上标记，DATASHEET的名称改为所做器件的名称，然后拷贝到集中的目录；* t1 X1 x+ d' U

/ D: \% U$ p( T" O' J# `: `5 t$ P' X# V+ y% ?# R
做双排封装的时候
2 A* j- K7 d# D: r6 v1、 e   = e;' h( s" `7 z5 m% j; B2 B
2、 e1 = Hmax + 24mil(0.6mm) - 焊盘的长度;* W; E4 D2 [1 y+ V9 ~# u
3、 E   = Emin - 20mil(0.5mm);
4 F; h2 Q# c# M* I; q4、 D   = Dmax;
) Z! I3 E; K, D: u( _# z/ l
# C" A' A( ^. ?$ A; x' J8 f; U; } 7 N, o% {" o4 V. T
大部分是复制的，莫喷。
3 g, U! d% L) M' z1 X) F+ L
作者: Aiby2015    时间: 2015-5-16 14:17
焊盘制作各层介绍：
6 J; s* ]) N( S5 v* o: j/ m3 H3 k+ ?: _& V
silkscreen top:是字符层，一般称顶层字符或元件面字符，为各元器件的外框及名称标识等，都用此层进行布局，个人认为最好与place_bound_top相同，且带有1脚标识。  
assemly top：是装配层，就是元器件的实际大小，用来产生元器件的装配图。也可以使用此层进行布局；外框尺寸应该为元件除焊盘外的部分（body size）；  
place_bound_top：是元器件封装实际大小，用来防止两个元器件叠加在一起不报错。外框尺寸需要包括焊盘在内。  
1.
关于焊盘的准确尺寸，大家可以去网上下载软件LP Viewer ，我装的是LP Viewer 10.2，也许现在有更高的版本，这里有国际标准的封装及尺寸，画元器件焊盘及封装的时候，可以参考这个软件。
2.
2.1 Regular Pad：具体尺寸更具实际封装的大小，可以参考LP Viewr里面的尺寸。  
2.2 Thermal relief：热涨缩间隙，常用于相同NetList的填充铜薄与 PAD 的间隙。通常比Pad 直径大 20mil(0.5mm)，如果 Pad 直径小于 40mil，根据需要适当减小。  
2.3 Anti Pad：抗电边距，常用于不同NetList的填充铜薄与 PAD的间隙。通常比 Pad直径大 20mil(0.5mm),如果 Pad 直径小于 40mil，根据需要适当减小。  
2.4 SolderMask：通常比规则焊盘大4mil(0.1mm)。  
2.5 Pastemask：通常和规则焊盘大小相仿。  
2.6 Filmmask：应用比较少，用户自己设定。
  
再次归纳：
1.贴片焊盘要有SolderMask_TOP和Pastemask_TOP。 通孔要有SolderMask_TOP和SolderMask_BOTTOM，因为两边都要露在外面。
盲孔要有SolderMask_TOP，因为一边露在外面。
埋孔焊盘不需要SolderMask和Pastemask，因为都在里面。( a( G3 i7 K1 @' M% `8 c
* W8 |+ x# u0 d6 X" |2 S  \
: m4 Q( c% I+ U) |, D, K* |9 s' d" Y! h
3 k% Y+ R2 L) w( e
作者: Aiby2015    时间: 2015-5-16 14:58
今天就到这。
作者: xiesonny    时间: 2015-5-16 16:26
果然牛逼呀，我也刚学
作者: Aiby2015    时间: 2015-5-16 20:09
xiesonny 发表于 2015-5-16 16:26+ w4 b; A9 ~* L3 E* q
果然牛逼呀，我也刚学
4 A, }: T( A6 X% m4 s7 d* T
一起 一起。2 @, [+ E2 ]) i; A9 {' x# b  E
作者: Aiby2015    时间: 2015-5-17 15:58
今天做了一个有极性电容的封装，如图，下面带上文件。我是按照网上找到的封装教程进行的。如果有人在看请看看有何错误 CAP3.zip (6.73 KB, 下载次数: 2)
9 a) a. i7 Q- e
作者: longzhiming99    时间: 2015-5-18 10:09
为什么总是喜欢把格点打开，不伤眼么，要打开也行，改成其它颜色好不好
作者: 辉辉辉辉    时间: 2015-5-18 11:13
俺也在学习。。。。
作者: xiesonny    时间: 2015-5-18 12:36
longzhiming99 发表于 2015-5-18 10:09% m3 K2 P  o3 u, ]5 J9 Z2 L5 t# A
为什么总是喜欢把格点打开，不伤眼么，要打开也行，改成其它颜色好不好

7 r- C, G% ]1 q) j6 F# A有道理，还是关掉好看，或者换格点颜色
作者: Aiby2015    时间: 2015-5-18 23:26
xiesonny 发表于 2015-5-18 12:36) `. R7 @0 b* W! z2 U' m9 H/ t2 v
有道理，还是关掉好看，或者换格点颜色
) E0 ]! N1 J  @7 f! e! {2 Q
好~我试试, c5 v) M6 t; l* n  H4 M. D
作者: Aiby2015    时间: 2015-5-18 23:26
辉辉辉辉 发表于 2015-5-18 11:13; e# {, U: P; Q' A5 \
俺也在学习。。。。

! W: ]9 X  ]; o4 C- k一起一起
& E4 n3 ^# I6 m, p4 l2 K0 E
作者: Aiby2015    时间: 2015-5-18 23:33
今天画个9013封装，焊盘老师调不出来。后来发现是因为我的封装文件没放在有焊盘的文件夹里（路径什么的我都设置好了，就是不出来~），其实我觉得这是破解软件偶尔有的错误，个别例子，不知道你们有么？2 B" K& x% I+ G4 e8 k9 t
 9 W  z: x& ^2 N0 k4 g+ U
今天收集的：
- m9 S4 w) U! u- j
( d* x# E, U& S" {' a9 m, L测量方法。
" _1 B3 N* c/ l  I  p ) `" c/ b" ]9 U6 @3 Y7 d
最近用Verilog ，这是什么原因？) @* t! v, z$ v4 P$ P2 \

打开seasion log(记录窗口).PNG (110.56 KB, 下载次数: 7)

打开seasion log(记录窗口).PNG
作者: Aiby2015    时间: 2015-5-19 23:56
! t+ i8 E  N; j+ M, M) W* q3 h
开始我的第一块cadence设计文件~
+ i1 F5 y7 Y* Z, e$ H8 z' x
作者: jacekysun    时间: 2015-5-20 08:38
作者: Aiby2015    时间: 2015-5-20 23:51

% N3 U. o& N" m  F6 \
作者: Aiby2015    时间: 2015-5-25 10:59
前几日有考试~
2 i! N+ s: M5 |% e
作者: bingshuihuo    时间: 2015-5-25 11:04
Aiby2015 发表于 2015-5-16 14:17( z% M: B# g) C8 T# [' e
焊盘制作各层介绍：) L. ~' G: W9 v7 v/ Z- k8 R

) H9 _% w! P. `! e) H5 Dsilkscreen top:是字符层，一般称顶层字符或元件面字符，为各元器件的外框及名称标 ...
8 f: A8 O. y3 D( _0 G& Q
写的很不错!!!!!!!!!!!!) k/ y4 r) ~: z$ J' m
实际学习就是这样 0 e1 S( H; q% ~  t2 F& L5 P; m5 J4 M
多练习  就会了
: @. N3 O- q( a" S: \: A
# H+ o6 @/ J0 w$ j9 A0 Z/ m- W$ }6 M
作者: Aiby2015    时间: 2015-5-25 11:05
最近在试着画个图：/ n' P$ [2 t; J* h
* l3 ~+ Q8 `+ W  b5 B然而，遇到个问题，我在orcad中连好的电源和地，在allegro中却没有连接在一起，有大神能告诉我一下么？网上说要把VCC_BAR改成VCC就可以了，我还没有试。1 W( ?: I; P7 U/ Q
) K( t- D' E6 `; D$ L" I& N暑假要出去实习，大神们有什么建议？
" Y/ c$ O- d8 b' ]5 d
作者: Aiby2015    时间: 2015-5-25 11:06
bingshuihuo 发表于 2015-5-25 11:04
+ y# c! ~* U5 k) w3 w/ n7 r* G写的很不错!!!!!!!!!!!!9 i& P" v" Y7 c# E2 ~/ r
实际学习就是这样
  I6 l! J- I+ V4 C, n多练习  就会了
+ d0 H% r# x+ j4 e: }
恩恩，我慢慢来~
0 t( z) o/ L: y6 |$ }4 D( \
作者: Aiby2015    时间: 2015-5-25 11:17
今天在网上收集的一些资料，大家可能不需要~实在太基础了~~~~~然而对于我并非如此：
/ d6 a$ G$ G" ?VCC、VDD、VEE、VSS的区别
4 W9 q/ I; ^& T8 W: r* h( Y) W8 {  @( [$ [: V, {. t# |
9 f) m* |& G: M; Q" Z
　　电路设计以及PCB制作中，经常碰见电源符号：VCC、 VDD、VEE、VSS，他们具有什么样的关系那?2 o2 \9 W7 U9 ~, F! U8 M6 G$ o. G1 A
　　一、解释
) p* l! n: G9 P4 ~2 M　　VCC：C=circuit 表示电路的意思, 即接入电路的电压
( _/ }' v; N. S5 F0 }& @　　VDD：D=device 表示器件的意思, 即器件内部的工作电压;$ Y' O9 l% c+ X1 D+ u+ |* ~
　　VSS：S=series 表示公共连接的意思，通常指电路公共接地端电压' f9 w! A( Q5 h' k1 B5 t
　　二、说明4 e' Z* A0 ^. f7 L6 T' H9 s$ G
　　1、对于数字电路来说，VCC是电路的供电电压,VDD是芯片的工作电压(通常Vcc>Vdd)，VSS是接地点。
0 _, P3 R0 `& d" @　　2、有些IC既有VDD引脚又有VCC引脚，说明这种器件自身带有电压转换功能。% D: J  H4 c% ~0 V# w  y
　　3、在场效应管(或COMS器件)中，VDD为漏极，VSS为源极，VDD和VSS指的是元件引脚，而不表示供电电压。
2 f. B0 |5 o# p　　4、一般来说VCC=模拟电源,VDD=数字电源,VSS=数字地,VEE=负电源& b! |$ }* D: h, }" n4 @
　　另外一种解释：) D- a/ f3 g# E& g! m2 Y
　　Vcc和Vdd是器件的电源端。Vcc是双极器件的正，Vdd多半是单级器件的正。下标可以理解为NPN晶体管的集电极C，和PMOS or NMOS场效应管的漏极D。同样你可在电路图中看见Vee和Vss，含义一样。因为主流芯片结构是硅NPN所以Vcc通常是正。如果用PNP结构Vcc就为负了。荐义选用芯片时一定要看清电气参数。.5 R. U1 g4 r  |- x9 i1 E" A- b
　　Vcc 来源于集电极电源电压, Collector Voltage, 一般用于双极型晶体管, PNP 管时为负电源电压, 有时也标成 -Vcc, NPN 管时为正电压.DSP交流网 DSP学习第一论坛 DSP技术应用与推广平台 DSP开发服务平台
: j5 @2 C) K3 _+ n　　Vdd 来源于漏极电源电压, Drain Voltage, 用于 MOS 晶体管电路, 一般指正电源. 因为很少单独用 PMOS 晶体管, 所以在 CMOS 电路中 Vdd 经常接在 PMOS 管的源极上" [1 c; P+ y' i7 u, g9 z0 T
　　Vss 源极电源电压, 在 CMOS 电路中指负电源, 在单电源时指零伏或接地.
* w+ A" k' U: l3 h　　Vee 发射极电源电压, Emitter Voltage, 一般用于 ECL 电路的负电源电压.
9 h2 o* b, ?) f　　Vbb 基极电源电压, 用于双极晶体管的共基电路.DSP交流网 DSP学习第一论坛 DSP技术应用与推广平台 DSP开发服务平台$ h+ F8 a+ w1 E: e7 Y' w: |  ?. Z
　/*******************************************************/
1 c- i  R9 |3 z7 w- q) R7 i　　单解：
+ D1 Y& f/ I* f& {; v: x* u1 C　　VDD：电源电压(单极器件);电源电压(4000系列数字电 路);漏极电压(场效应管)/ Q1 R( s( ?8 j5 m& I
　　VCC：电源电压(双极器件);电源电压(74系列数字电路);声控载波(Voice Controlled Carrier)
( O7 u7 _# u3 u3 t9 J, u　　VSS:：地或电源负极
5 V$ |$ {2 l7 O0 B1 z+ x3 ?　　VEE：负电压供电;场效应管的源极(S)
5 x3 \" Y  J/ ^　　VPP：编程/擦除电压。) v5 Q  o  j2 [$ i  J4 f/ e
　　详解：
" ~8 F3 o- J/ t1 C( I/ L) a& b　　在电子电路中，VCC是电路的供电电压, VDD是芯片的工作电压：
! C% P; @# v+ {& `; c% m% a/ A　　VCC：C=circuit 表示电路的意思, 即接入电路的电压， D=device 表示器件的意思, 即器件内部的工作电压，在普通的电子电路中，一般Vcc>Vdd !4 i+ q' X  `) @9 J
　　VSS：S=series 表示公共连接的意思，也就是负极。
$ F! V# s. n1 c　　有些IC 同时有VCC和VDD， 这种器件带有电压转换功能。  ]. x+ U* Z7 K- d) ~9 k; X
　　在“场效应”即COMS元件中，VDD乃CMOS的漏极引脚，VSS乃CMOS的源极引脚， 这是元件引脚符号，它没有“VCC”的名称，你的问题包含3个符号，VCC / VDD /VSS， 这显然是电路符号。
) d+ y/ h5 w  I& G6 [6 i! f. |/ W$ k5 G/ ?
作者: jacekysun    时间: 2015-5-25 11:38
作者: 水滴石穿    时间: 2015-5-25 16:42
jacekysun 发表于 2015-5-25 11:38

* ^" i8 J: r% O/ e/ t楼主用的哪个版本的软件，可否发我一份。我也想学allegro，一起学啊。前几天下了cadence-spb.15.7,没有破解成功呀呀呀。谢谢
作者: Aiby2015    时间: 2015-5-26 23:21
: q3 I3 P5 z, V0 e! A$ N  H+ l
以上是我电源的参数，但是没在allegro里有电器连接，GND倒是能正常连接了，就差vcc
1 k+ F0 q1 Q; j. h
作者: Aiby2015    时间: 2015-5-26 23:22
有知道原因的么？
作者: Aiby2015    时间: 2015-5-26 23:23
水滴石穿 发表于 2015-5-25 16:42
4 {& |* ?# i/ n) ~$ |楼主用的哪个版本的软件，可否发我一份。我也想学allegro，一起学啊。前几天下了cadence-spb.15.7,没有破 ...
" t8 s8 F4 _- `4 k
我用的是16.6的，下面是连接~链接：http://pan.baidu.com/s/1ntl7if3 密码：4yal  一起学习吧~~
4 B, K  R- U# h8 }5 o2 ^. w
作者: Aiby2015    时间: 2015-5-27 09:28
今天找到了上面问题解决的方法，首先我在网上看到人家的标记方法：+ k4 e7 N; R0 z0 U2 i6 g* }
9 O6 E) w0 Z- m按照这样的标记就能有电器连接，而我之前的标记方法就不成！
6 N3 K# ^7 y3 y0 O  K2 a. F
8 c7 L4 z3 E7 W' G3 |为什么标记vcc5v不行，然而标+5v就可以？我觉得是不是我的软件问题呢？没所谓，现在所有线都连上了。
/ y  O1 r' [" K( T, X
$ K' B' K1 P& F0 _今天笔记:生成元件清单，选择dsn文件——》bill of materials $ M* R# E" ]# W; u
就是不知道肿么打开。) p: X1 a1 f3 x4 e% y

  n  l/ l$ j: G0 y7 Y' k5 w/ I

QQ拼音截图未命名.png (119.15 KB, 下载次数: 6)

QQ拼音截图未命名.png
作者: bingshuihuo    时间: 2015-6-1 22:30
俺也在学习。。。。
作者: Aiby2015    时间: 2015-6-3 08:26
bingshuihuo 发表于 2015-6-1 22:30
# D9 d" I7 A8 W1 v4 [俺也在学习。。。。

. g, f, K3 \% R一起一起~
2 I# X: Q% r" x/ o
作者: flyheart    时间: 2015-6-3 10:03
Aiby2015 发表于 2015-5-27 09:28
* }* H, o6 U7 @0 ?, \) e今天找到了上面问题解决的方法，首先我在网上看到人家的标记方法：, F  _! i9 J; M7 ^
7 D% I# I7 W2 K
按照这样的标记就能有电器连接，而我 ...

9 H8 J; z5 n5 y我试了。没有问题
  o) \5 c$ g' o! h# }* b! Q) z; t+ o0 _% h- z1 q# b, O: R
    . c3 a# f* y# l
! |$ s, m. b4 f9 [! Y  L7 }

$ |% U- h# m! X/ P, A, g& {
作者: Aiby2015    时间: 2015-6-3 11:18
然而我的不行~真不知道为啥
作者: Aiby2015    时间: 2015-6-3 18:05
感谢网友推荐的书~~~% E0 ]6 T* K- Q  x
作者: tanxijun0870    时间: 2015-6-5 17:07
抽烟的娃，还一本正经的学这个，赞
作者: Aiby2015    时间: 2015-6-6 10:07
开始布线~
( C( G/ s9 l* J% G* i% Y
作者: Aiby2015    时间: 2015-6-6 10:08
tanxijun0870 发表于 2015-6-5 17:07
; J6 h- ]4 d5 @抽烟的娃，还一本正经的学这个，赞
  ^9 G9 E& S. {+ ?
今天开始戒了~话说工科男谁没这嗜好~# W% j4 v. V7 B6 a  @; H
作者: jacekysun    时间: 2015-6-6 10:11
good
作者: Aiby2015    时间: 2015-6-6 10:12
jacekysun 发表于 2015-6-6 10:110 ^2 [/ _' C1 |% Q
good
% G/ o, X; u0 u! Z
你这ID好熟悉！7 }# m; _( y( w, e& H) Q# \1 g
作者: Aiby2015    时间: 2015-6-8 10:45
求助~~我之前把电源网路隐藏了，由于想手工做板，只能是双面板，所以我想把之前隐藏的电源网络显示出来，这样好布局点，but我现在不知道该选哪个显示~~~* B- `7 [7 t# k% ]9 e" f
! E. |( |  v# p9 U6 c1 U5 C- R! w: N
作者: Aiby2015    时间: 2015-6-8 10:47
bingshuihuo 发表于 2015-6-1 22:30
; [- c4 f$ n3 \+ E俺也在学习。。。。
' V8 h( a# R: T6 a% ^6 U
不对啊 你都4级了 怎么可能才学
8 d  L) J; e. h. q! A
作者: Aiby2015    时间: 2015-6-8 11:14
Allegro16.6约束规则设置详解
/ i' _- P5 D( N' p5 a) i, E( L+ R Allegro16.6约束规则设置详解.pdf (5.19 MB, 下载次数: 33) 0 I/ p) @/ R5 p' V6 L6 ?
今天网上收集到的 觉得挺实用& M! k/ P; O% J0 u6 z3 N! r7 ?
作者: somexu    时间: 2015-6-8 12:28
超級贊的帖子
作者: Aiby2015    时间: 2015-6-9 01:47
somexu 发表于 2015-6-8 12:28
! I0 i" v) O3 l; Z超級贊的帖子
6 f4 }# s7 n' M
就是记录罢了～希望指正8 H8 M0 @4 }1 z! k2 ]# N! w
世界那么大，我想去看看。我带上你，你带上钱，你一定要带上钱啊！
作者: Aiby2015    时间: 2015-6-9 11:03
求助：今天铺铜，我知道我自己规则没设置好，所以出现了很多错误，问题来了。。我不知道肿么设置规则啊~~那些选项我都不知道什么意思！！！+ M8 L% [+ W2 d  x) m* F/ O  h" a
 : O. Y, J8 m) m+ }& K1 \* X0 G
作者: Aiby2015    时间: 2015-6-9 11:10
Aiby2015 发表于 2015-6-8 10:45
6 O0 O; t, U2 e+ e3 Y) h求助~~我之前把电源网路隐藏了，由于想手工做板，只能是双面板，所以我想把之前隐藏的电源网络显示出来，这 ...

) m2 j' d/ F+ c: ?2 v这个问题解决了，就是在edit里把飞线的隐藏属性去掉就ok 了。
* C7 V( Y9 i, v8 g) m: c; J
作者: Aiby2015    时间: 2015-6-10 11:01
LISTING: 1 element(s): _0 l$ B/ O3 N3 p! Y* ]2 q

  K8 m: }& n; P+ u) @' W           < DRC ERROR >+ X3 c" e. _% j! c2 y- q, C
& l( m1 Z& i7 ?
  Class:           DRC ERROR CLASS
6 p: L" ]3 U$ v9 t! ]; i  Subclass:        TOP
3 ?) [6 Z0 r2 v0 `. J" B0 [  q  Origin xy:       (2096.00 2275.00)( v4 M+ Q" I6 M  T
  Constraint:      Line to Shape Spacing
  {2 v2 n9 g/ S( {# U  Constraint Set:  DEFAULT
, a1 H/ Y* ^2 h% B+ u  Constraint Type: NET SPACING CONSTRAINTS' Z) K1 g$ U7 O! Q! x  Z+ c

. D0 ?3 \8 I7 A' F5 C1 C  Constraint value: 10 MIL4 M" s6 C2 R! j! p* Y! |2 Y& ~) T
  Actual value:     0 MIL
) o+ k% X. i, ]9 \6 q" ^2 e) b1 D* L
* p% J, b* U5 K# E  - - - - - - - - - - - - - - - - - - - -
) @( O' o+ H3 u+ n1 O. M' p  Element type:    SHAPE
. A6 A8 j% g. f$ d- W  Class:           ETCH& c  w! [. m3 V- k) @+ l; V
  Subclass:        TOP
- U+ w% _5 E; T0 ]& u/ i
% t! B& g. v8 w6 b8 X( k! Q* q& s7 z  On a Dummy Net
7 A! C1 u" \/ b/ F' D  U; Q$ D: _% O
  - - - - - - - - - - - - - - - - - - - -, U+ l2 ]; y- a& K
  Element type:    HORIZONTAL LINE SEGMENT7 k1 B! ?% I0 _( g+ J8 r, j- U6 m- W
  Class:           ETCH: {6 u/ z+ ?( l3 Q- V( b. v
  Subclass:        TOP8 A8 L6 L# H2 m6 Q/ `! H

" S) U. ]2 x7 Z* v4 o5 r( _* b  part of a connect line
. }- f2 i! p- b1 m& i4 Y8 W  Part of net name: TXD
$ B: c: t, f  i8 c' X- J% u) p: Z7 R: C
segment:xy (2096.00 2275.00) xy (2203.00 2275.00) width (10.00)
6 Z( j0 X; ]9 D1 i/ r! ]1 A$ r' f0 E' M! Q, q6 I7 J( b6 E
  - - - - - - - - - - - - - - - - - - - -
4 F5 U! R% N1 |, z2 I, Q) @这是错误信息！+ g! h1 H7 a2 A& t
9 o! c4 o; E) Q6 G9 w9 h9 o
作者: Aiby2015    时间: 2015-6-11 02:36
今天  突然想出去走走   所以打算明天出去浪浪  课就先不上了～
作者: Aiby2015    时间: 2015-6-13 21:37
上几张前提出去浪的照片 希望大版不要删帖 ，大家有兴趣可以去看看，是桂林龙胜的龙脊梯田。 我真不是水。。。（还有我前面敷铜的问题真没人愿意帮小弟解答么~~~~~）( `% ?! Y+ A3 n; _1 S
$ x' ?2 D1 v( j# b$ r
作者: Aiby2015    时间: 2015-6-13 23:58

/ V# s2 f  A+ M" f7 w怎么这么功利呢！！~~2 \8 F& k6 `( {8 }6 I* _
作者: Aiby2015    时间: 2015-6-15 20:10
解决了，原因是我负片敷铜了！
! V3 v1 X6 ~: P/ ^2 \; l 9 ~6 U  a2 J3 s# S( i* L2 I
问题解决了就好~感谢网友啊！' k9 L& f% \8 x5 l
铺铜问题~求助  G: Y: v: t% `# A$ e( S+ f
https://www.eda365.com/thread-109815-1-1.html3 T: L4 E2 D7 m4 p3 n! V" h
(出处: EDA365电子工程师网站)! F# ]- Z3 X% b8 p, X
  M: u0 Q6 U9 P3 B/ a" _* A$ G
/ R0 a. L) m8 }+ |" P# k
作者: Aiby2015    时间: 2015-6-16 17:32
今天在准备出光绘文件的时候才发现我没把所有文件翻到top层来，我以为只要元件边框是top层颜色就说明元件已经翻到top了。然而这样的想法并没有什么卵用。以后得在display中查看才行。
& }+ }( p: ^3 S; @3 n) v     - u2 i5 Q8 G+ M

7 H2 f4 d8 s# Q8 f" v- ?* M4 J9 P" [% w+ N$ I, Y
作者: Aiby2015    时间: 2015-6-18 15:07
陆陆续续看了1个月左右的于博士视频，今天看完了。制版的大概步骤都走了一遍，从画原理图到allegro到出光绘文件 $ f; x& D- w  z9 C7 g* W
我现在想知道我下一步是要干嘛？不知道有没有大神能指点一下？我之前的想法是把我画的板子给做出来（手工）。$ `& S/ C* a# U  `4 E
我最想知道的是我下一步该肿么做呢？ 新手 很迷茫。求指导; V/ ^% G( O+ B, F  {- t, ?: o
下面是我成果：4 x: ?( E$ j1 K) d/ T, n
 temperature measurement.zip (9.29 MB, 下载次数: 4) - A# v0 j" }3 Y) c& K: I* N
, U9 c1 F6 X) m# |$ x
作者: 3dworld    时间: 2015-6-19 21:48
非常好啊，一点点的学习
作者: Aiby2015    时间: 2015-6-23 18:43
3dworld 发表于 2015-6-19 21:48
0 ^$ N. M  i, c% Z: u) O$ A2 |4 F4 P非常好啊，一点点的学习

4 c. k& L( w* X4 ]; ^1 [. ?, k8 w8 S嗯嗯  最近考试，没怎么花时间在上面
作者: lg2841    时间: 2015-6-24 10:33
不错，不过最好能在系统有条理一些
作者: Aiby2015    时间: 2015-6-24 19:16
lg2841 发表于 2015-6-24 10:33
- ]& A" Q/ N5 M. W* `' w不错，不过最好能在系统有条理一些
8 @: V0 _) p6 R/ N
好！
' O1 g/ m( ]6 s  h5 X# h
作者: Aiby2015    时间: 2015-7-6 00:35
这段时间因为考试加上发生了有些事情 我要处理  ，所以有10天左右没有学习了。从今天开始继续记录。
作者: wtr_allegro15    时间: 2015-7-6 09:01
学习！！
作者: Aiby2015    时间: 2015-7-8 14:14
我打算做手工板 所以需要将pcb打印到转印纸， 可是我现在在allegro转印出来的pcb图铺铜部分并不是实心 的 ，我担心会断路所以求大家帮帮忙。。。能解决么？
作者: Aiby2015    时间: 2015-7-8 14:14
wtr_allegro15 发表于 2015-7-6 09:01
/ j4 X- K  \3 K! A9 `, Y" O学习！！

# a0 ~) j! W% S哈哈 我就是没事干瞎逼逼
作者: Aiby2015    时间: 2015-7-31 13:41
放假了，有几周没学习了。现在放假有点时间了。接下来 我要继续学习我喜欢的东西，当然我也会持续在这里记录。因为我打算考研可能只有晚上的时间。, B% r1 _; O+ i# X0 S  K
前面没花时间真是内疚。2 o" b7 q6 X, C1 y9 _0 m, r3 S
作者: bingshuihuo    时间: 2015-8-27 20:03
没有关系   只要加油  肯定会做的更好
作者: Aiby2015    时间: 2015-8-27 22:42
bingshuihuo 发表于 2015-8-27 20:03+ P" j2 }/ o( m4 U1 P% O: V
没有关系   只要加油  肯定会做的更好
0 u; q5 L7 A8 |* b
恩 好 最近回家 也没做 但是我会坚持的
! w7 O8 z; w% [5 X7 c
+ X, @5 B) z6 i8 L/ f
作者: Aiby2015    时间: 2016-3-28 15:49
我回来了！！！！  cadence我还会继续 ，现在大4 有创业的想法 但是我认为对于自己喜欢的东西还是得继续学。前段时间因为考研，放下了cadence，现在我打算从新再来！考研当天出意外 。。。。也就不提了。。。。
作者: Aiby2015    时间: 2016-3-28 15:56
之前就一直有和我一样的朋友问我怎么样预览cadence自带的封装，我在这里给大家总结一下。  直接上图！ . g  [% k' Q* P8 m" a% l* T9 _4 I! Q




欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2