EDA365电子论坛网

标题: 请教：Allegro约束管理器中BUS添加NET失败。 [打印本页]

---

作者: george3166    时间: 2015-5-14 10:17
标题: 请教：Allegro约束管理器中BUS添加NET失败。
请教一个问题，烦请帮忙：1. 我在Allegro约束管理器(Constrain Manager)中添加一个BUS，如下图所示: 首先创建BUS:CLK_BUS_POST RD, 然后再把NET：CK0_C，CK0_T加入BUS中。

2. 确认OK后，在此CLK_BUS_POST RD下显示的只是XNet： CK0_C，而没有成功添加NET：CK0_C，CK0_T？如下图所示。请问是什么原因导致的？谢谢！
" K( ?1 o. r7 G% z: Q1 r' z



2 H# ^& f; H4 p& Q8 U3 N7 c4 N

---

作者: kevin890505    时间: 2015-5-14 10:25
BUS不是随便创建的，BUS顾名思义总线，你在命名上必须符合总线规范。你可以建立一个class，这个是根据你需要的牟总分类依据来建立的，比如这一组都是时钟，都是复位，都是电源，都是需要走20mil宽度的，都是阻抗有50ohm需求的等等，自己想怎么分就怎么分

---

作者: george3166    时间: 2015-5-14 10:41
谢谢回复。您请看第二张图我也创建另一个BUS：CLK_BUS_PRE RD, 它就可以添加NET：CK_C,CK_T。

---

作者: dzkcool    时间: 2015-5-14 11:31
是不是XNet:CK0_C已经包含了这两个net？

---

作者: george3166    时间: 2015-5-14 13:47

dzkcool 发表于 2015-5-14 11:31
$ y0 d, U: s7 a% U是不是XNet:CK0_C已经包含了这两个net？

& X/ I; V* \1 R看起来是的，但是我不知道如何来改，我试过选中CK0_C 信号，然后Edit-->Properties，选择Delete Signal_Model，现象依旧。
7 A& `- J5 r! Y( j, Q

---

作者: kevin890505    时间: 2015-5-14 17:24

george3166 发表于 2015-5-14 10:41
) G& Q( D; f. w9 r9 N. w; Z4 z谢谢回复。您请看第二张图我也创建另一个BUS：CLK_BUS_PRE RD, 它就可以添加NET：CK_C,CK_T。

* M' {5 h0 A( P3 t, w) x3 L那我理解错了可能，不过严格意义上来说，这种划分成class是比较科学的 ，当然，只是个人习惯。
/ D$ j* h( j% G4 l$ N5 J( ]% q3 ?1 c

---

作者: dzkcool    时间: 2015-5-15 09:58

george3166 发表于 2015-5-14 13:47
' U1 v7 N9 K& y看起来是的，但是我不知道如何来改，我试过选中CK0_C 信号，然后Edit-->Properties，选择Delete Signal_M ...

你要把XNet:CK0_C所接的分立器件模型去掉，而不是把这根信号的模型去掉。去掉分立器件模型后，这根Xnet也不存在了。
. q( t* j2 C# P" A5 M. H1 G5 p

---

作者: george3166    时间: 2015-5-15 14:57

dzkcool 发表于 2015-5-15 09:58
+ D- C. C# }7 T# P$ c: g# |你要把XNet:CK0_C所接的分立器件模型去掉，而不是把这根信号的模型去掉。去掉分立器件模型后 ...

! ^0 B  j3 L# t- @4 U; h$ \! f我把CK0_C接的器件模型更新就可以解决问题了。非常感谢！

---

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)

Powered by Discuz! X3.2