EDA365电子论坛网

标题: allegro 16.6 导入网表,PSM/PAD/DRA文件齐全，仍然提示一下错误 [打印本页]
作者: fangxiaoyan    时间: 2015-4-15 20:49
标题: allegro 16.6 导入网表,PSM/PAD/DRA文件齐全，仍然提示一下错误
本帖最后由 fangxiaoyan 于 2015-4-16 20:34 编辑 9 C: O1 a; K* k. V

% T! ~  T, l, J, D如题，allegro  16.6 导入网表出错，调用别人的封装，错误信息如图1.- y6 }) ?! y8 ?/ E
/ j! Y( T+ d$ h: G
  提示封装的引脚缺失，共有10个元件的封装# o& N0 y& Q& P4 s# E
$ N. J  z) `( o: Z& A0 A; [! @; G
打开其中一个DRA文件，发现缺少引脚，如图2所示( `# F% a" R7 B% U

( Q+ C! d/ R' [/ \; ?# A& P2 a7 i& ^- w  B0 d' G& E
这个封装文件在别人的电脑上可用，不缺引脚，而且PSM/PAD/DRA文件齐全，为啥调用过来出现这种错误？
+ t- m9 x3 ^# E7 N; }
7 A  @$ g. M$ U6 B7 b4 J1 N$ C7 P+ c5 A; w- \5 D7 J
请问除了重画封装，补上引脚，有没有其他方法？7 S/ M4 R  Z& p7 v' o" i" M6 N

DST导入网表报错.png (25.14 KB, 下载次数: 11)

1

1

DRA引脚缺失.jpg (55.36 KB, 下载次数: 16)

2

2
作者: fangxiaoyan    时间: 2015-4-16 20:32
没人知道么，还是问题太幼稚了？
作者: dzkcool    时间: 2015-4-17 09:26
dra文件里面要有焊盘才行。
! W7 ^" g& C' K/ |+ V9 e. a你从别人的板子上导出封装之前，把封装库路径(尤其是PadPath)设置到板子所在目录下，然后再导出封装。
作者: fangxiaoyan    时间: 2015-4-17 10:35
dzkcool 发表于 2015-4-17 09:262 B5 t8 D7 K* m7 Z3 o' ^; q% Q
dra文件里面要有焊盘才行。
3 \6 R" S& _* S# t你从别人的板子上导出封装之前，把封装库路径(尤其是PadPath)设置到板子所在目 ...
6 y& U0 J' Q- f
同事直接发的封装文件。现在打算重新从同事的板子导出，再试下。
% r4 _7 O( m2 _7 w5 Y( W
作者: fangxiaoyan    时间: 2015-4-17 18:11
dzkcool 发表于 2015-4-17 09:26
0 }7 d" R" @! ~5 O  L" `& O! hdra文件里面要有焊盘才行。) M$ k4 \0 x/ W1 z1 M6 V# l2 i8 o: G7 L
你从别人的板子上导出封装之前，把封装库路径(尤其是PadPath)设置到板子所在目 ...

2 O/ {$ H% I2 Y; d1 z6 {* u导出封装成功，可以看到FPC_10_0_5M  正常 ，图1.5 g9 s) |* j! R$ D4 r5 f* u

; x0 N4 w! D1 I+ k+ s) b9 h回看原理图这个元件，图2，图1和图2引脚一致，
7 I- b3 c4 q' H; L# o6 Q# l8 w) ^+ b

2 @; Y/ f7 i5 g但导入网表时提示[size=14.3999996185303px]FPC_10_0_5M[size=14.3999996185303px] 缺少引脚，图34 T& K, j$ Y8 B" c1 H$ ^
[size=14.3999996185303px]
+ ~! \0 u$ B1 k. l' @, M. k9 B$ [! t( c! {7 k' y4 @) h
[size=14.3999996185303px]
' ]: Z2 x6 t( g+ ~2 E2 v4 s
: D' ?+ a2 _9 ^% f9 x[size=14.3999996185303px]编辑原理图的这个元件，并没有看'UART'脚。% U; @% N7 V3 J/ S4 o' _& G9 a
, ?# K% W7 J" b6 @9 l0 v
% F4 D! F5 d! B+ V6 _5 V% [: k
封装重画，原理图这个元件重画，仍然有这个错误。
1 A6 ~) l, y. R  t$ H# D# ~8 [: u2 a- d, G  \9 Q! _! m

# z% }1 D8 K1 b. S" E. U. C求教！
( G0 J% m0 y6 `2 H# B

导出封装FPC.png (7.49 KB, 下载次数: 17)

1

1

原理图FPC.png (21.46 KB, 下载次数: 12)

原理图FPC.png

NET错.png (16.01 KB, 下载次数: 11)

NET错.png
作者: dzkcool    时间: 2015-4-21 08:26
原理图上有其他元件用到FPC_10_0_5M这个封装吗？每个都要看下。2 c1 @+ ^+ I- ?% `5 O% [3 `# q* f
如果没问题，把原理图和封装放上来看看吧。
作者: fangxiaoyan    时间: 2015-4-21 10:15
dzkcool 发表于 2015-4-21 08:26
8 L2 S- ?5 x4 \; H原理图上有其他元件用到FPC_10_0_5M这个封装吗？每个都要看下。
) d4 R% a( z5 N, `" q; P4 H如果没问题，把原理图和封装放上来看看吧 ...
) }) h) B- l" ~! v" v- m4 C9 p0 a
检查完毕，没有其他元件用到这个封装% e3 C1 r) v5 |5 F: ?9 c

DEBUG_BOARD_0523P1.rar

30.08 KB, 下载次数: 6, 下载积分: 威望 -5

原理图

FT232.rar

19.47 KB, 下载次数: 5, 下载积分: 威望 -5

BRD文件

lib.rar

257.69 KB, 下载次数: 5, 下载积分: 威望 -5

库文件
作者: dzkcool    时间: 2015-4-21 13:05
fangxiaoyan 发表于 2015-4-21 10:15
0 h. D1 E5 T' ^% _检查完毕，没有其他元件用到这个封装
, b, h, }, s+ ]- v7 ^
我没做任何改动，只是导入了一下网表，没发现什么问题。
) R. g* ^4 s; L' c FT232-eda365.rar (43.18 KB, 下载次数: 2) , y; T! {  Q/ j9 T0 N- [# m4 q
作者: fangxiaoyan    时间: 2015-4-21 17:32
dzkcool 发表于 2015-4-21 13:05
' G9 c2 v4 h5 T  M" y我没做任何改动，只是导入了一下网表，没发现什么问题。
- P1 r5 n# E' P5 u
我这边生成网表无错，导入的时候提示上述ERROR 。以OTHER的方式导入，ERROR中涉及的3个PART不能放置到板框内，其他的元件可以放置。
6 R- U- a* o& r5 u( n, l; Z1 r* M# k' b2 E/ a
跟生产网表/导入网表的设置有关么？0 C. t  M3 F/ E
作者: dzkcool    时间: 2015-4-21 17:53
fangxiaoyan 发表于 2015-4-21 17:32
- `3 q( D3 M& z" W我这边生成网表无错，导入的时候提示上述ERROR 。以OTHER的方式导入，ERROR中涉及的3个PART不能放置到板 ...
; x" Y/ P9 }2 E( c7 D
我直接用第一方导入，没任何问题。! u) J0 Y2 W4 f
作者: fangxiaoyan    时间: 2015-4-21 19:06
dzkcool 发表于 2015-4-21 17:53
# n" y8 I$ M7 s" p3 e, `5 c我直接用第一方导入，没任何问题。

& R, q6 e# h. j1 k那找不出问题的原因了。
6 G' Q4 ^: d8 H0 l6 a/ N( S
作者: dzkcool    时间: 2015-4-21 19:08
fangxiaoyan 发表于 2015-4-21 19:06
  Y6 q# {% ]& s6 O* w那找不出问题的原因了。
- w3 ]  G- t: G
你在我导入的PCB上再重新导入一下网表呢？
, ~! R( o  J) s- S
作者: fangxiaoyan    时间: 2015-4-21 19:15
dzkcool 发表于 2015-4-21 19:087 B7 p! L2 g4 f4 d  O9 N
你在我导入的PCB上再重新导入一下网表呢？
+ D/ N; j, L3 A7 s% v' x
需要先导出网表，再重新导入网表？
作者: dzkcool    时间: 2015-4-21 19:17
fangxiaoyan 发表于 2015-4-21 19:15: q! v1 T/ \8 Q4 `  f
需要先导出网表，再重新导入网表？
, f1 W2 N/ W1 v' i( i9 [8 D0 V
先从你的原理图中导出网表，再用我的brd导入网表。
0 S. t; U! t) S- x) L* Z8 R9 t/ w" D
作者: fangxiaoyan    时间: 2015-4-21 19:21
dzkcool 发表于 2015-4-21 19:08( V+ [8 W2 R/ R+ ?
你在我导入的PCB上再重新导入一下网表呢？
' Q+ N; Z& }( K
导入的选项如图1，; S% u; R, R- w1 p6 [6 E7 f5 x
+ O, f9 w8 {5 `
导入报错如图2，
8 G2 Z2 k  R9 ]) ]9 u7 C/ Q6 f" F

导入配置.png (55.33 KB, 下载次数: 12)

1

1

导入报错.png (23.8 KB, 下载次数: 21)

2

2
作者: fangxiaoyan    时间: 2015-4-21 19:24
dzkcool 发表于 2015-4-21 19:17
& E$ ?, H- D  e% r先从你的原理图中导出网表，再用我的brd导入网表。
4 G3 J( e0 k6 o0 d4 v5 k
楼主，以第三方的方式导入你的PCB，OK.; i, R( Q9 D8 ^# a. h, ^
作者: dzkcool    时间: 2015-4-21 19:53
fangxiaoyan 发表于 2015-4-21 19:21
0 n4 G: [" n; x7 _6 W' B) a( B导入的选项如图1，. l7 V0 y9 I& O: Y0 @/ M
1 H1 x9 F, t+ k/ t
导入报错如图2，

$ a& W# m) ]- h% m太诡异了，我出的网表中根本就没有你截图的这个device信息。# @+ \3 v1 j1 s" O4 G9 B% r
作者: fangxiaoyan    时间: 2015-4-21 20:15
dzkcool 发表于 2015-4-21 19:53
2 p( ?! o8 {% ]% x太诡异了，我出的网表中根本就没有你截图的这个device信息。
  j4 X: j4 J3 ?7 C5 m8 \
楼主把网表发过来下，以第一方的方式导入看有没有变化% L# _' k: t6 B, r% x( |8 C0 E
作者: dzkcool    时间: 2015-4-22 09:08
fangxiaoyan 发表于 2015-4-21 20:15
* k9 a- A) z' K楼主把网表发过来下，以第一方的方式导入看有没有变化

$ i2 O+ R4 p% R8 r8 z这是我从原理图导出的第一方网表
2 ~6 k; M% z) r' Z9 o8 S8 Y- @7 N
* m8 Y2 A' o: K# [2 q% [ allegro.rar (4.92 KB, 下载次数: 2) 2 Z6 e& J# U5 V* [2 B- ^' ^
作者: fangxiaoyan    时间: 2015-4-22 09:35
dzkcool 发表于 2015-4-22 09:08
' I0 U/ x+ s+ g3 w0 V- b4 o9 h" b) H这是我从原理图导出的第一方网表
3 q4 `# j, O( n1 h' j  d
使用楼主的网表文件，正确导入。
作者: fangxiaoyan    时间: 2015-4-22 09:43
dzkcool 发表于 2015-4-22 09:08
! ?  k5 i5 O6 J' m: Y/ P4 M这是我从原理图导出的第一方网表

$ g) P- ?) L# J5 ]# [( {现在是不是可以一个个排除   1.生成网表时的选项有关  2电脑的环境。pads 与allegro 可以共存啊。奇怪了。! ~2 N8 H5 K% x1 d
作者: dzkcool    时间: 2015-4-22 10:37
fangxiaoyan 发表于 2015-4-22 09:43
/ n5 j! V- N' {; a& B现在是不是可以一个个排除   1.生成网表时的选项有关  2电脑的环境。pads 与allegro 可以共存啊。奇怪了 ...

5 ]1 Y% E: |" \% _8 W' R估计跟1、2有关。
3 D0 z) w  P( j2 f: u+ H; s, U/ v实在看不下去了，大哥，你才是楼主，不要老是称呼我是楼主* _/ ?6 v) L4 `: h) G1 A
9 i. v0 R3 Q( C* n. z
作者: fangxiaoyan    时间: 2015-4-22 13:45
dzkcool 发表于 2015-4-22 10:37
! t2 z/ {+ h* u+ I# r: h  D. v% `估计跟1、2有关。9 x, x" u' V8 P8 x# A8 J
实在看不下去了，大哥，你才是楼主，不要老是称呼我是楼主
. m! C! \. A. ^
恩，学习了。“楼主”是女子。刚毕业，做项目管理。不懂的很多，别见怪哈。5 ?5 R; ?* ^7 b& J! x. y
作者: dzkcool    时间: 2015-4-22 14:27
fangxiaoyan 发表于 2015-4-22 13:45
% F' X  M1 L5 `4 I% `# T% U! l恩，学习了。“楼主”是女子。刚毕业，做项目管理。不懂的很多，别见怪哈。
6 j3 F0 C9 s. @/ k
玩笑而已，别当真4 b) e3 Y9 A2 p+ |, {& c




欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2