EDA365电子论坛网

标题: 差分线出错！ [打印本页]
作者: 阿斯兰    时间: 2015-2-26 16:28
标题: 差分线出错！
本帖最后由 阿斯兰 于 2015-2-26 16:30 编辑   Z- f+ x4 M: B2 q/ A5 r

* r7 Q6 E% W  n从原理图导入PCB后，原先画好的差分线没有了，请帮忙解决！
+ g( C! J1 H& {; x4 g. @  p
作者: jimmy    时间: 2015-2-26 16:34
猜灯谜？
作者: yangjinxing521    时间: 2015-2-26 16:35
改了网络名字，也可能是加了东西。。。锁住线就行了
作者: jimmy    时间: 2015-2-26 16:45
我猜：可能原理图改了网络名
作者: 阿斯兰    时间: 2015-2-27 09:20
本帖最后由 阿斯兰 于 2015-2-27 09:23 编辑 6 y$ f# h2 y# u2 h
jimmy 发表于 2015-2-26 16:453 K7 Z' B* d2 d
我猜：可能原理图改了网络名

; Y: ]4 X( A; s4 {经过试验发现，是从原理图导入到PCB中的时候多了一个extracting schematic constraints
: z( W  C! @( z5 l# E5 n6 C8 }这个是先前导入时候没有出现的，现在出现后，就出现了差分线消失的情况，下面上图- i- I, p3 f0 w6 o" H
这个导出是在哪个地方设置的，我用的是Cadence Concept-HDL导入到PCB中的
8 C9 W7 |. m( o' G9 t" Z" J. Y. H6 `  f
# D0 Z/ C" G$ P$ K. t( j# P" P
作者: arrowlin    时间: 2015-2-27 10:28
学习了
作者: y8883888    时间: 2015-2-28 14:59

0 s8 |' ]3 m1 A. Q! @* N- W* L学习了



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2