标题: 请教走线的两个问题 [打印本页] 作者: magma1981 时间: 2008-9-4 20:54 标题: 请教走线的两个问题 1、Depending on the processor's pinout, it may be difficult to route the processor bus signals on four tracking layer.; m0 l1 V9 y" K, }4 m( q
2、They should be broken out on microstrip and should travel on the same layer for the entire route. One via is acceptable to connect to the CAP. 2 m0 d7 B9 |8 X( `4 r- l 8 } A7 }. y2 R: w: i其中第一句中我不明白tracking layer是什么意思？6 p* r# _* f% O0 g
第二句中的意思我没有完全明白，breakout的意思应该是中断的意思吧？在DDR2的时钟走线需要补偿电容/去耦电容的，但硬件手册说最多只能有一个过孔，那是怎么理解呢？如果要过孔的话，一般都是至少都要双数的吗？2 t0 q" N- D' S5 l
7 V, _% \$ v& Q" Y6 C( f" C0 Y
请教高手，先谢谢啦作者: Allen 时间: 2008-9-5 11:37
（1）鉴于处理器的引脚排列，把所有总线信号布在4个走线层可能很困难。这里的“tracking layer”就是指布线层。 ; K$ `, a. r" _: T$ U（2）它们应该设计在微带线层，并且在同一层布线。到电容的连接，1个过孔是可以接受的，这里的1个孔是指电容每个pin上的连接允许1个孔。作者: howsi 时间: 2008-9-5 15:18
我是这样理解第二句话的：. D! r- \' i& }8 p* L/ s; R
他们在应该从微带线引出（也就是，如果芯片在TOP层，那么出pin的线首先从TOP层出来），然后，在板上的主要布线应走在同一层（注意，这句话并不是说主要布线必须跟出pin的线在同一层），在连接电容时，允许一个过孔。 t1 |5 \% ?% v+ h- n H9 b' G对于这种要求，通常有两种，一是出线后不换层，所有走线在表层走完；6 E0 T! c5 o4 ?* q0 x4 y7 X
>----||--------------->& b1 L8 P* D$ @8 I# k
二是出线后马上换层（或连接电容后），在需要连接电容的时候，再次换到表层，然后走完剩下的。& ?3 u- a2 d9 c" _& R
>---- --||--> 1 D# W9 S7 w. ^ U$ e0 v, Y | |. Q/ X( x' Y8 f/ [" A! d, U8 F9 H
--------------------作者: magma1981 时间: 2008-9-5 21:26
哦+ V+ [8 a, R# I
$ P. E- K+ t k我原先的理解跟howsi的说法差不多 : C% o7 R! |$ G( ?( j# B( y0 r T% r5 k! g, b( E! [' P f2 `
只是不确定* r. Y' C" f6 V# Q+ q5 {
! y6 ?: ^" X# d6 d8 _! K
谢谢两位