EDA365电子论坛网

标题: 请教走线的两个问题 [打印本页]

---

作者: magma1981    时间: 2008-9-4 20:54
标题: 请教走线的两个问题
1、Depending on the processor's pinout, it may be  difficult to route the processor bus signals on four tracking layer.
7 s- ?) u, R$ Y6 g  F, f, k3 |2、They should be broken out on microstrip and should travel on the same layer for the entire route. One via is acceptable to connect to the CAP.
- S- x# C9 m: x
* @2 k/ M6 y  s* a其中第一句中我不明白tracking layer是什么意思？
第二句中的意思我没有完全明白，breakout的意思应该是中断的意思吧？在DDR2的时钟走线需要补偿电容/去耦电容的，但硬件手册说最多只能有一个过孔，那是怎么理解呢？如果要过孔的话，一般都是至少都要双数的吗？
, j4 O# c5 _! D& o
请教高手，先谢谢啦

---

作者: Allen    时间: 2008-9-5 11:37
（1）鉴于处理器的引脚排列，把所有总线信号布在4个走线层可能很困难。这里的“tracking layer”就是指布线层。
: s* }, v3 a( h+ c3 r2 Q2 s; s& g（2）它们应该设计在微带线层，并且在同一层布线。到电容的连接，1个过孔是可以接受的，这里的1个孔是指电容每个pin上的连接允许1个孔。

---

作者: howsi    时间: 2008-9-5 15:18
我是这样理解第二句话的：
- r5 K3 w6 _# |. @" J, X% U他们在应该从微带线引出（也就是，如果芯片在TOP层，那么出pin的线首先从TOP层出来），然后，在板上的主要布线应走在同一层（注意，这句话并不是说主要布线必须跟出pin的线在同一层），在连接电容时，允许一个过孔。
( R2 P# L( U) ^, V9 }6 t9 z对于这种要求，通常有两种，一是出线后不换层，所有走线在表层走完；
>----||--------------->
二是出线后马上换层（或连接电容后），在需要连接电容的时候，再次换到表层，然后走完剩下的。
  |2 k4 V0 U* Z4 Z9 g1 X. `  z>----                             --||-->
# F# c0 V. R+ y+ v! c2 I% D        |                            |
: E' U" f: V7 ^3 Z3 `        --------------------

---

作者: magma1981    时间: 2008-9-5 21:26
哦

; T* E0 ~% G5 b. T9 ?- S我原先的理解跟howsi的说法差不多

只是不确定

谢谢两位

---

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)

Powered by Discuz! X3.2