EDA365电子论坛网

标题: ARM+DDR六层PCB，附件是原图，请高手前来指点！！ [打印本页]
作者: w5555456    时间: 2014-8-2 22:31
标题: ARM+DDR六层PCB，附件是原图，请高手前来指点！！
本帖最后由 w5555456 于 2014-8-2 22:32 编辑
( P6 D& {8 v* e( F3 b7 i$ K* G9 ^) t' A
描述：8 H" @9 F6 o0 y/ C; x% }( I
        1、数据线和DQS均走在TOP和Mid1。长度误差150Mil。( ?# s  e# |% h+ x0 A) l
        2、地址和控制线走在TOP、Mid2、Bottom，拓扑结构为T形分支等长，CPU分别到两片DDR的长度误差300mil。
9 @# a# e6 N7 B+ m        3、时钟线从TOP换到Mid1，阻抗100欧。( X! ?0 e' u2 {' M
        4、DDR的1.8V走在了Mid2，VCC层主要铺3.3V（给Mid2层的信号提供返回路径）。2 c, b  ^- W! J; g0 S
        5、信号线宽4mil，间距3mil（BGA区域）/4mil（其他区域），BGA区域内的信号线都采用盲孔设计。+ t% D& C/ m( s4 t, d# H
        6、PCB中大部分无关的电路我都删了，CPU还有几个电源没有布，不过DDR相关的基本都弄完了。
9 |% v6 d( ~. Y9 w- g) b( z/ a        7、所用软件，Altium Designer 10.0$ D2 n2 S2 e) L# H$ i* f

" ~' k2 z1 G7 W4 w  zPS:CPU的引脚间距是0.5mm的，过孔用的6/11.8mil，而且到焊盘的距离只有3mil，这样做出来板子焊接时是否会导致短路?有没有改善措施？
+ V! F3 j/ R% u- g; k
: Q" a  K8 f, j, q3 U# |& S
7 l, c: k3 \8 s. l# b7 B0 G2 o热烈欢迎各路高手前来指导！谢谢！！！

DDR_XXX.zip

8.97 MB, 阅读权限: 9, 下载次数: 909, 下载积分: 威望 -5

作者: w5555456    时间: 2014-8-4 21:24
帖子都好几天了，各路好汉都去哪了？？？:Q:Q
作者: zgq800712    时间: 2014-8-5 13:19
打开了，看不到东西
作者: w5555456    时间: 2014-8-5 21:52
zgq800712 发表于 2014-8-5 13:19
& h) N1 w4 d1 R7 D打开了，看不到东西

1 j" }/ E4 D0 D2 r8 k1 N4 L- Z我的软件版本是AD10.0，应该09及以上的打开都没有问题。+ K' F" i2 M- q
试试工具栏的View—Fit Board功能，快捷键V+F
作者: zgq800712    时间: 2014-8-5 23:36
多AD14了
作者: 沙漠风铃    时间: 2014-8-6 08:46
走得挺漂亮，但是感觉线走得有点多，我看到过，在DDR之间打规则过孔的做法，比较清洁
作者: w5555456    时间: 2014-8-7 22:50
沙漠风铃 发表于 2014-8-6 08:46
. e: j6 l% ^4 ^. A8 \1 q! Q走得挺漂亮，但是感觉线走得有点多，我看到过，在DDR之间打规则过孔的做法，比较清洁

; q3 ]& ^* j. [8 A. o( B呃，，多谢这位仁兄！. R* E* L& Q% ]+ T  O+ J$ B
话说我这板子有没有致命的地方？或者亟需改进的？
作者: ROBERTZHANG    时间: 2014-8-11 22:01
打开了，看不到东西
作者: w5555456    时间: 2014-8-12 23:23
ROBERTZHANG 发表于 2014-8-11 22:013 T4 B6 b* Z* T" |6 {  p4 r
打开了，看不到东西
! T  w% w# F# W$ }
我的软件版本是AD10.07 }5 ?( O. ]5 @# s0 o2 L
试试工具栏的View—Fit Board功能，快捷键V+F
作者: zgq800712    时间: 2014-8-17 11:16
这个板子 走线进BGA 0.083mm，其他线0.102mm。过孔 0.152mm/0.3mm
. f1 |# t/ `" z
$ U9 E' _! B; v0 ~8 s% H这个板子要什么工艺？打样贵吗?
作者: Tonson    时间: 2014-8-17 21:35
AD的文件就不去看了
作者: hb_ben    时间: 2014-8-18 09:28
3mil 是不是有点太近了，加工会很困难，一般3.5mil以上还好一点，3mil以上能做的加工厂不多
作者: kangguolong    时间: 2014-8-18 16:48
这个板子还有需要优化的地方，板子可以不用盲埋孔工艺，这样加工成本会成倍的增加，差分等长绕的有问题，需要调整，不知道差分有没有做阻抗控制，差分线间距过大！另外数据线每一组走线应该遵循同组同层的走法，线 与 线的部分区域间距还是不够3W！还有一些其它的小问题，还需优化。
作者: w5555456    时间: 2014-8-18 21:24
本帖最后由 w5555456 于 2014-8-19 21:45 编辑
9 U  T- s* o" L6 w& h
zgq800712 发表于 2014-8-17 11:16
: u! \  q# U! ?. [: b4 T: b8 z% W这个板子 走线进BGA 0.083mm，其他线0.102mm。过孔 0.152mm/0.3mm3 P; z- t0 u) ]9 _

& q* y! P5 V4 n. e6 A% R这个板子要什么工艺？打样贵吗?

3 j2 |. m$ Q5 W4 Q
$ L) Y( N' K* ^# E8 s8 h一般的工艺就能做出来，6mil的孔是可以不用激光打的。4 t! [6 Z, _/ j# j4 X6 R
今天刚投的板，大概240*180的板子，六层，打样3000左右，五块。
) T2 n5 m$ W9 Z7 e% j  a在深圳迅捷兴做的，有需要我给你他们销售的联系方式。
作者: w5555456    时间: 2014-8-18 21:26
hb_ben 发表于 2014-8-18 09:286 q; N& Y5 U$ q# O- G% q# G2 q
3mil 是不是有点太近了，加工会很困难，一般3.5mil以上还好一点，3mil以上能做的加工厂不多

" b" y+ ~8 a# y没办法啊，BGA下面的焊盘间距20mil，焊盘占掉了10mil........
作者: w5555456    时间: 2014-8-18 21:40
本帖最后由 w5555456 于 2014-8-18 21:42 编辑
% f9 X0 U& C0 ]* W0 I) @
kangguolong 发表于 2014-8-18 16:48
7 `5 ^% a* L" J6 m1 E这个板子还有需要优化的地方，板子可以不用盲埋孔工艺，这样加工成本会成倍的增加，差分等长绕的有问题，需 ...

) t$ e* p  o* b: e' K8 L( A/ @- v3 b' Z/ g, d0 Q
非常感谢这位兄台的点评！4 o6 G( M8 C# `1 |
1、盲埋孔已经去掉了，直接6层的通孔，勉强画出来了，不过电源走的不大好（用盲孔的话总成本会增加大概60%的样子，而且制作难度大了很多）。
& B; \1 k* h' d3 K* _+ X2、差分时钟线绕成了下图所示：5 a: A* y4 s. ~5 a# L* E
' y7 a) O( q, t: O
3、差分阻抗控制100欧左右，3.5/9.5mil。据我的了解，差分对紧密耦合是为了提高抗干扰能力，如果太过紧密，两根线之间的相互耦合会对信号边沿产生影响，所以选了这个间距。某些芯片厂商的Layout Guide也建议间距不要过小。
: T/ x% w. f2 w7 ^0 ?/ O: @4、数据线我基本都走在了Midlayer1，我用的1W原则，3W空间不够。
/ S- i8 ?! Y: W# k6 D9 u* ]# L
  C; F5 ~" W! ~9 e2 J: j/ M$ E) |5 b1 L  [
% n' c' q* W8 f' P/ s

$ H. \3 u- e) f  t% p. ~: J; F3 K0 `6 ]; D' G. g
作者: zgq800712    时间: 2014-8-19 00:51
w5555456 发表于 2014-8-18 21:24
% Y! `6 [* ?8 Q# W* U一般的工艺就能做出来，6mil的孔是可以用激光打的。1 S; O+ R% F/ b, q# F
今天刚投的板，大概240*180的板子，六层，打样3000 ...

4 \" Y! o( r) t  M用不到啊，哈。
- @% l7 Q1 O9 E8 [' s' w最多也就1mm pitch的BGA 这个就普通了。5 j2 o) W) K0 y# r1 d. Q! q
这板子打样真贵。
作者: yangwawa    时间: 2014-8-19 17:18
打样的确有点贵  
作者: w5555456    时间: 2014-8-19 21:44
zgq800712 发表于 2014-8-19 00:51* C. y1 f3 C6 U: I. `1 ~% H% c
用不到啊，哈。! T% c2 v1 v: C
最多也就1mm pitch的BGA 这个就普通了。
5 ]  N( f8 K7 _" _  ]这板子打样真贵。
3 ]0 n' \* C- S) |# W
呃，，，这板子做的时候除了沉金貌似没多加其他的费用，板子太大，单价就180~
作者: w5555456    时间: 2014-8-19 21:46
yangwawa 发表于 2014-8-19 17:18
) R: i1 n; P# x% X打样的确有点贵
2 O( ?( b) M0 }  v
o ,,,不过这板子在兴森快捷估计得5K+.....
作者: 小东_同学    时间: 2014-8-20 21:16
不是没有东西，我刚打开也是什么也没有，我还说又一个骗子，各种缩放，终于看到了一个小小的红点，放大一看才看到，真费劲
作者: 小东_同学    时间: 2014-8-20 21:20
x:-282 _5 }" U3 \4 Z: F
y:-28
作者: w5555456    时间: 2014-8-20 21:21
小东_同学 发表于 2014-8-20 21:16
9 B$ f' F3 H: v$ M不是没有东西，我刚打开也是什么也没有，我还说又一个骗子，各种缩放，终于看到了一个小小的红点，放大一看 ...
  [3 E! h& z4 E/ r7 }( N! \$ b
兄弟，直接V+F啊....
作者: 李白005    时间: 2014-9-1 17:19
线画得挺好，不过我想问下，你的GND怎么走，DDR的POWER又怎么走，还有，DDR部分要做阻抗吗，如果做阻抗，你内层没有完整的PLANE,怎么去控了，DDR跨内层PLANE,这对信号是致命的，有考虑过吗？还有就是最小3MIL的问题，这对板厂很有考验，报费率很很高。可以把孔弄小点，就解决问题了



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2