EDA365电子论坛网»电子社区 › EDA工具&PCB设计› Cadence Allegro论坛

Cadence Allegro论坛今日: 0|主题: 34044|排名: 6

版主: superlish, flyingc381, huxiao119, dzkcool, alexwang, 這侽孓譙悴丶, 阿杨, eda_lxp, peter1121, 紫菁, Heaven_1

推荐主题

1 ... 75 76 77 787980 81 82 83 ... 1362 / 1362 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


Allegro Virtex6_ml605 2人参与	williamyeo 2023-2-13 10:54	2 400	williamyeo 2023-2-28 09:08
cadence导入网表时出现错误 6人参与	风吹过后 2023-2-27 09:40	6 503	我是智勇双全 2023-2-28 07:43
ALLEGRO 17.4 22.1开启BRD报错后闪退 5人参与	kewin_wang 2023-2-19 23:28	8 1343	kewin_wang 2023-2-27 21:11
Allegro relay_test_v10a SCH PCB 2人参与	williamyeo 2023-2-26 16:02	2 359	timber 2023-2-27 19:17
Allegro MK60_PACK_V30A 2人参与	williamyeo 2023-2-27 14:57	2 300	zc333 2023-2-27 15:35
Cadence 17.2的brd能有什么方法用16.6的打开吗？ 8人参与	风吹过后 2023-2-22 09:37	6 806	Andromedanalog 2023-2-27 15:32
Allegro EV-HC32F460-LQFP100-050-V13_V5 7人参与	williamyeo 2023-2-14 20:13	6 474	hzppppp 2023-2-27 15:21
Allegro Schematic and Layout MX6SoloX SABRESDB_DESIGNFILES 2人参与	williamyeo 2023-2-22 11:45	2 388	Andromedanalog 2023-2-27 12:01
遇到一个棘手的技术问题，cadence怎么复制网络标号？ 3人参与	lili_qq 2023-2-27 10:23	3 446	风吹过后 2023-2-27 11:54
PCB 中标注箭头删不掉 3人参与	panhaojie 2023-2-25 17:11	4 707	panhaojie 2023-2-27 09:28
高速信号在内层走线的时候应该布在哪一层好 10人参与	lili_qq 2023-2-23 10:19	10 578	Snails 2023-2-26 17:53
Allegro stm32f4_controller 3人参与	williamyeo 2023-2-18 10:27	3 500	williamyeo 2023-2-26 15:55
17.2安装问题 1人参与	wolf343105 2023-2-25 19:42	1 498	回忆着回忆 2023-2-26 13:00
NC-drill legend放不下--已经解决 2人参与	yangfenyan 2008-11-22 10:29	2 6652	zhaojian2017 2023-2-25 18:21
allegro中画PCB的时候单击右键弹出来的那个菜单在哪里设置? 6人参与	itch 2022-6-14 15:17	5 1079	llwwhh96 2023-2-24 17:22
如何整体移动原理图的部分器件？ 3人参与	风吹过后 2023-2-24 09:40	3 452	Terran 2023-2-24 13:39
CadenceAllegro16.5之前安装失败卸载后重装不上，怎么解决？ 3人参与	lili_qq 2023-2-24 10:34	3 438	Dollche 2023-2-24 13:27
我把顶层隐藏了，别人的元件库在顶层的器件也隐藏了，但是我的没有隐藏。 5人参与	panhaojie 2023-2-23 16:07	7 593	panhaojie 2023-2-24 10:39
allegro16.6 元器件在TOP层，丝印却在bottom层 2人参与	panhaojie 2023-2-23 10:13	3 411	panhaojie 2023-2-23 16:05
BG0805_CSP+FH8536E_V1方案资料 1人参与	张路你要加油啊 2023-2-23 11:11	1 432	big_gun 2023-2-23 15:58
使用LP Wizard制作Allegro插件封装，在批处理生成焊盘时报错 4人参与	风吹过后 2023-2-23 09:30	4 492	tick_tock 2023-2-23 13:56
Allegro PCB Led 4人参与	williamyeo 2023-2-17 09:00	4 661	leese2002 2023-2-23 09:29
用SigXplorer设置等长时，出现ERROR extracting topology temliate，求解 2人参与	杰1111 2023-2-17 10:58	2 716	杰1111 2023-2-22 19:02
Cadence_Demo.part2 3人参与	williamyeo 2023-2-21 08:52	3 439	dzkcool 2023-2-22 16:03
高速差分线设置多粗对信号的影响 1人参与	看到我叫我去学习 2023-2-22 15:42	1 384	dzkcool 2023-2-22 16:01