找回密码
 注册
关于网站域名变更的通知

ARM汇编指令大全汇总

2025-6-5 15:59| 查看: 100| 评论: 0

摘要: Load/Store内存访问指令 —LDR字数据加载指令 —LDRB字节数据加载指令 —LDRH半字数据加载指令 —STR字数据存储指令 —STRB字节数据存储指令 —STRH半字数据存储指令 数据处理指令 MOV数据传送指令,有效数字 ...
下载.jpg
Load/Store内存访问指令

   —  LDR  字数据加载指令  
   —  LDRB  字节数据加载指令  
   —  LDRH  半字数据加载指令  
   —  STR  字数据存储指令  
   —  STRB  字节数据存储指令  
   —  STRH  半字数据存储指令


数据处理指令

MOV  数据传送指令,有效数字不能超过2位16进制(8位二进制),MOV r2,#0xf800合法,MOV r2,0x1510错误,执行后原数据丢失。
MVN  数据取反传送指令 ;取反的有效数字不能超过2位16进制(8位二进制),MVN r2,#0xf800合法,MVN r2,0x1510错误,执行后原数据丢失。 CMP  比较指令
   —  CMN  反值比较指令  
   —  TST  位测试指令
   —  TEQ  相等测试指令  
   —  ADD  加法指令
   —  ADC  带进位加法指令  
   —  SUB  减法指令
   —  SBC  带借位减法指令  
   —  RSB  逆向减法指令
   —  RSC  带借位的逆向减法指令
   —  AND  按位与指令
   —  ORR  按位或指令  
   —  EOR  按位异或指令
   —  BIC  位清除指令


乘法与乘加指令

   —  MUL  32位乘法指令
   —  MLA  32位乘加指令
   —  SMULL  64位有符号数乘法指令
   —  SMLAL  64位有符号数乘加指令
   —  UMULL  64位无符号数乘法指令
   —  UMLAL  64位无符号数乘加指令


状态寄存器访问指令

   —  MRS  程序状态寄存器到通用寄存器的数据传送指
   —  MSR  通用寄存器到程序状态寄存器的数据传送指令


移位指令

   —  LSL  逻辑左移
   —  ASL  算术左移  
   —  LSR  逻辑右移
   —  ASR  算术右移  
   —  ROR  循环右移
   —  RRX  带扩展的循环右移


跳转指令

   —  B 跳转指令
   —  BL 带返回的跳转指令
   —  BLX 带返回和状态切换的跳转指令
   —  BX 带状态切换的跳转指令


协处理器指令

   —  LDC  协处理器数据加载指令  
   —  STC  协处理器数据存储指令  
   —  MCR  ARM处理器寄存器到协处理器寄存器的数据传送指令
   —  MRC  协处理器寄存器到ARM处理器寄存器的数据传送指令
   —  CDP  协处理器数操作指令

其他常用的伪指令

— AREA

— ALIGN

— CODE16 、 CODE32

— ENTRY

— END

— EQU

— EXPORT (或 GLOBAL )

— IMPORT

— EXTERN

— GET (或 INCLUDE )

— INCBIN

— RN

— ROUT

1) ARM杂项伪指令

1. ADR伪指令:小范围的地址读取伪指令。

ADR指令将基于PC相对偏移的地址值读取到寄存器中。在汇编编译源程序时,ADR伪指令被编译器替换成一条合适的指令。通常编译器用一条ADD指令或SUB指令来实现该ADR伪指令的功能。

指令格式:ADR{cond} register ,expr

    Register  加载的寄存器

    Expr 程序相对偏移或寄存器相对偏移的表达式

     非字对齐地址在-255~255字节范围内;

      字对齐地址在-1020~1020字节范围内。

   举例:

      Start   MOV  R1,#10

            ADR   R4,start   ;相当于PC-10后赋值给R4

2. ADRL指令:中等范围的地址读取伪指令。

ADRL指令将基于PC相对偏移的地址值或基于相对偏移的地址值读取到寄存器中,比ADR伪指令可读取更大范围的地址。在汇编编译源程序时,ADRL伪指令被编译器替换成两条合适的指令。若不能用两条指令实现ADRL伪指令功能,则产生错误,编译失败。

   指令格式与ADR相同

   非字对齐地址在64K字节范围内;

   字对齐地址在256K字节范围内。

   举例:

    Start   MOV  R1,#10

           ADR   R4,start+6000   ;=>ADD R4,PC,#0xe800    ADD R4,R4,#0x254

3. LDR指令  大范围的地址读取伪指令

LDR伪指令用于加载32位的立即数或一个地址值到指定寄存器。

在汇编编译源程序时,LDR指令被编译器替换成一条合适的指令,若加载的常数未超出MOV或MVN的范围,则使用MOV或MVN指令代替该LDR伪指令,否则汇编器将常量放入字池(内存),并使用一条程序相对偏移的LDR指令从文字池读出常量。

指令格式:LDR {cond} register , = expr/label_expr

          Expr 32位立即数

          Label_expr 基于PC的地址表达式或外部表达式

举例

         LDR   R0,=0x123987   ;加载32位立即数

         LDR   R0,=DATA_BUF+60 ;加载DATA_BUF地址+60

4. NOP指令

NOP指令产生所需的ARM无操作代码。可以使用指令MOV R0,R0。NOP不能有条件使用。执行和不执行无操作指令是一样的,因而不需要有条件执行。ALU状态不受NOP影响。

2) 符号定义( Symbol Definit年ion )伪指令

符号定义伪指令用于定义 ARM 汇编程序中的变量、对变量赋值以及定义寄存器的别名等操作。

常见的符号定义伪指令有如下几种:

Ø 用于定义全局变量的 GBLA 、 GBLL 和 GBLS

Ø 用于定义局部变量的 LCLA 、 LCLL 和 LCLS

Ø 用于对变量赋值的 SETA 、 SETL 、 SETS

Ø 为通用寄存器列表定义名称的 RLIST

1. GBLA、GBLL 和GBLS

语法格式:

GBLA ( GBLL 或 GBLS ) 全局变量名

GBLA 、 GBLL 和 GBLS 伪指令用于定义一个 ARM 程序中的全局变量,并将其初始化。其中:

GBLA 伪指令用于定义一个全局的数字变量,并初始化为 0 ;

GBLL 伪指令用于定义一个全局的逻辑变量,并初始化为 F (假);

GBLS 伪指令用于定义一个全局的字符串变量,并初始化为空;

由于以上三条伪指令用于定义全局变量,因此在整个程序范围内变量名必须唯一。

使用示例:

GBLA Test1 ;定义一个全局的数字变量,变量名为 Test1

Test1 SETA 0xaa ;将该变量赋值为 0xaa

GBLL Test2 ;定义一个全局的逻辑变量,变量名为 Test2

Test2 SETL {TRUE} ;将该变量赋值为真

GBLS Test3 ;定义一个全局的字符串变量,变量名为 Test3

Test3 SETS “ Testing ” ;将该变量赋值为 “ Testing ”

2. LCLA、LCLL 和LCLS

语法格式:

LCLA ( LCLL 或 LCLS ) 局部变量名

LCLA 、 LCLL 和 LCLS 伪指令用于定义一个 ARM 程序中的局部变量,并将 其初始化。其中:

LCLA 伪指令用于定义一个局部的数字变量,并初始化为 0 ;

LCLL 伪指令用于定义一个局部的逻辑变量,并初始化为 F (假);

LCLS 伪指令用于定义一个局部的字符串变量,并初始化为空;

以上三条伪指令用于声明局部变量,在其作用范围内变量名必须唯一。

使用示例:

LCLA Test4 ;声明一个局部的数字变量,变量名为 Test4

Test3 SETA 0xaa ;将该变量赋值为 0xaa

LCLL Test5 ;声明一个局部的逻辑变量,变量名为 Test5

Test4 SETL {TRUE} ;将该变量赋值为真

LCLS Test6 ;定义一个局部的字符串变量,变量名为 Test6

Test6 SETS “ Testing ” ;将该变量赋值为 “ Testing ”

3. SETA、SETL 和SETS

语法格式:

变量名 SETA ( SETL 或 SETS ) 表达式

伪指令 SETA、SETL、SETS用于给一个已经定义的全局变量或局部变量赋值。

SETA 伪指令用于给一个数学变量赋值;

SETL 伪指令用于给一个逻辑变量赋值;

SETS 伪指令用于给一个字符串变量赋值;

其中,变量名为已经定义过的全局变量或局部变量,表达式为将要赋给变量的值。

使用示例:

LCLA Test3 ;声明一个局部的数字变量,变量名为 Test3

Test3 SETA 0xaa ;将该变量赋值为 0xaa

LCLL Test4 ;声明一个局部的逻辑变量,变量名为 Test4

Test4 SETL {TRUE} ;将该变量赋值为真

4. RLIST

语法格式:

名称 RLIST { 寄存器列表 }

RLIST 伪指令可用于对一个通用寄存器列表定义名称,使用该伪指令定义的名称可在 ARM 指令 LDM/STM 中使用。在 LDM/STM 指令中,列表中的寄存器访问次序为根据寄存器的编号由低到高,而与列表中的寄存器排列次序无关。

使用示例:

RegList RLIST {R0-R5 , R8 , R10} ;将寄存器列表名称定义为 RegList ,可在 ARM 指令 LDM/STM中通过该名称访问寄存器列表。

3) 数据定义( Data Definition )伪指令

数据定义伪指令一般用于为特定的数据分配存储单元,同时可完成已分配存储单元的初始化。

常见的数据定义伪指令有如下几种:

— DCB 用于分配一片连续的字节存储单元并用指定的数据初始化。

— DCW (DCWU) 用于分配一片连续的半字存储单元并用指定的数据初始化。

— DCD (DCDU) 用于分配一片连续的字存储单元并用指定的数据初始化。

— DCFD (DCFDU)用于为双精度的浮点数分配一片连续的字存储单元并用指 定的数据初始化。

— DCFS DCFSU) 用于为单精度的浮点数分配一片连续的字存储单元


本站资讯文章系编辑转载,转载目的在于传递更多信息,并不代表本站赞同其观点和对其真实性负责。如涉及作品内容、版权和其它问题,请在30日内与本站联系,我们将在第一时间删除内容!
[声明]本站文章版权归原作者所有 内容为作者个人观点 本站只提供参考并不构成任何投资及应用建议。
本站拥有对此声明的最终解释权。
收藏 邀请
关闭

推荐内容上一条 /1 下一条

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-1 02:26 , Processed in 0.125000 second(s), 28 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

返回顶部