| 辐射产生：电流导致辐射，而非电压，静态电荷产生静电场，恒定电流产生磁场，时变电流既产生电场又产生磁场。任何电路中存在共模电流和差模电流，差模信号携带数据或有用信号，共模信号是差模模式的负面效果。/ z1 k8 E7 }2 j. _6 J 差模电流：大小相等，方向（相位）相反。由于走线的分布电容、电感、信号走线阻抗不连续，以及信号回流路径流过了意料之外的通路等，差模电流会转换成共模电流共模电流：大小不一定相等，方向（相位）相同。% w* z6 s6 r0 u3 M8 t3 O 5 A1 }0 ]9 j8 x' T) f 设备对外的干扰多以共模为主，差模干扰也存在，但共模干扰强度常常比差模强度大几个数量级。外来的干扰也多以共模干扰为主，共模干扰本身一般不会对设备产生危害，但如果共模干扰转变为差模干扰，就严重了，因为有用信号都是差模信号。 * W( `; `8 k5 v& t& P I" | 5 m: R3 S6 i" z$ ]4 O 差模电流的磁场主要集中在差模电流构成的回路面积内，而回路面积之外，磁力线会相互抵消；共模电流的磁场在回路面积之外，共模电流产生的磁场方向相同。( v/ S( q ]* ^" Z0 {' k6 c, g3 ~ 2 u; m0 ^( o I. W5 f PCB的很多EMC设计都遵循以上理论。7 a) D9 ]: o' |4 V% C) N" W * d+ k! b* {& e+ ~* z 在 PCB 板上抑制干扰的途径有：减小差模信号回路面积。 减小高频噪声回流（滤波、隔离及匹配）。: e/ _0 b/ r; w& N2 K 减小共模电压（接地设计）。 % A4 x$ ~" I5 Y/ s. i3 h& Q, v; b9 K) k PCB设计原则归纳" P$ ]( ]! E# u, q/ `0 F* v& k 原则1：PCB时钟频率超过5MHZ或信号上升时间小于5ns,一般需要使用多层板设计。1 |( X+ B2 W, Z9 b3 A+ i! D1 j1 e; v 原因：采用多层板设计信号回路面积能够得到很好的控制。 7 G' n. A' p, Q0 b9 ~6 z5 l7 ^ / b/ T" l D5 ~3 b 原则2：对于多层板，关键布线层（时钟线、总线、接口信号线、射频线、复位信号线、片选信号线以及各种控制信号线等所在层）应与完整地平面相邻，优选两地平面之间。% v+ m, |: Y0 f* P# ~5 W) I 原因：关键信号线一般都是强辐射或极其敏感的信号线，靠近地平面布线能够使其信号回路面积减小，减小其辐射强度或提高抗干扰能力。 9 q7 n4 L# V0 z$ F) t : I! I* k. s% ^% F, n; L! V, o 原则3：对于单层板，关键信号线两侧应该包地处理；9 K3 L3 m; Z C7 N0 \# d 原因：关键信号两侧包地，一方面可以减小信号回路面积，另外防止信号线与其他信号线之间的串扰。7 m1 h, G9 E7 v, E, t, m# W6 S 4 p0 |+ W, }1 s& t- Y " W6 g- [9 J X) d; r: i 原则4：对于双层板，关键信号线的投影平面上有大面积铺地，或者与单面板一样包地打孔处理。2 q3 q6 r8 o$ t& V$ g& i 原因：与多层板关键信号靠近地平面相同 3 I! T1 A$ |8 L: s% v- Y6 y 原则5：多层板中，电源平面应相对于其相邻地平面内缩5H-20H（H为电源和地平面的距离）。 原因：电源平面相对于其回流地平面内缩可以有效抑制边缘辐射问题。 [1 w$ h* `, j, L 原则6：布线层的投影平面应该在其回流平面层区域内。& K0 n" J* H- W 原因：布线层如果不在回流平面层的投影区域内，会导致边缘辐射问题，并且导致信号回路面积增大，从而导致差模辐射增大。: W7 e4 O. K& \$ V) z& B ! g* e- {. E2 A/ s1 P. c0 O 原则7：多层板中，单板TOP、BOTTOM层尽量无大于50MHZ的信号线，/ P' k, j8 u/ T4 W2 t" s/ N% X 原因：最好将高频信号走在两个平面层之间，以抑制其对空间的辐射。 ; S; |. g- s2 r8 o7 z 原则8：对于板级工作频率大于50MHz的单板，若第二层与倒数第二层为布线层，则TOP和BOOTTOM层应铺接地铜箔。 原因：最好将高频信号走在两个平面层之间，以抑制其对空间的辐射。 原则9：多层板中，单板主工作电源平面（使用最广泛的电源平面）应与其地平面紧邻。3 B8 s) q) h7 m/ y4 ~ 原因：电源平面和地平面相邻可以有效地减小电源电路回路面积。 3 `& d1 c' v' D' h1 h& q- c7 y 原则 10：在单层板中，电源走线附近必须有地线与其紧邻、平行走线。 原因：减小电源电流回路面积。% J+ P* ~/ `$ J$ [ 6 o8 ^3 ]1 F! h7 G ! j( j3 q, {) G; ? 原则 11：在双层板中，电源走线附近必须有地线与其紧邻、平行走线。 原因：减小电源电流回路面积。4 j. T Z/ Y7 e- G8 C: d * N$ y5 T/ f0 I1 O( K: M% ~0 G 原则 12：在分层设计时，尽量避免布线层相邻的设臵。如果无法避免布线层相邻，应该适当拉大两布线层之间的层间距，缩小布线层与其信号回路之间的层间距。& Z* l, S9 ~+ |: U( X1 n8 y8 e2 v 原因：相邻布线层上的平行信号走线会导致信号串扰。1 y+ U( F* \% G& @. L : Y+ N% u6 s; M. D, f0 \ 原则 13：相邻平面层应避免其投影平面重叠。, O% d3 \& Y* Q; V+ Q 原因：投影重叠时，层与层之间的耦合电容会导致各层之间的噪声互相耦合。) O; `3 t, C0 }! G) z& Z , J9 N6 e# f! {0 Q/ G 原则14：PCB布局设计时，应充分遵守沿信号流向直线放臵的设计原则，尽量避免来回环绕。' G4 }* @2 C) N) _1 S; z8 i/ o 原因：避免信号直接耦合，影响信号质量。 原则 15：多种模块电路在同一 PCB 上放臵时，数字电路与模拟电路、高速与低速电路应分开布局。 原因：避免数字电路、模拟电路、高速电路以及低速电路之间的互相干扰。 原则 16：当线路板上同时存在高、中、低速电路时，应该遵从高、中速电路远离接口。- D7 G5 {) N; J4 V, z7 J 原因：避免高频电路噪声通过接口向外辐射。3 K) i$ q2 t. u' ~4 l7 O: s 原则17：存在较大电流变化的单元电路或器件（如电源模块:的输入输出端、风扇及继电器）附近应放臵储能和高频滤波电容。 S# C3 V; y& ]) o1 _4 I: u 原因：储能电容的存在可以减小大电流回路的回路面积。, Q/ J M4 h/ {) I& Q 原则 18：线路板电源输入口的滤波电路应靠近接口放臵，/ h- ?) Q# y- J9 O4 I% o+ h 原因：避免已经经过了滤波的线路被再次耦合。 & h" Q2 y0 e/ `4 k 原则19：在PCB板上，接口电路的滤波、防护以及隔离器件应该靠近接口放臵。+ R( }9 F( G- u- L. C5 U' G% h' H 原因：可以有效的实现防护、滤波和隔离的效果。' ?7 ]9 R; b" x% i/ F ) e' C8 {. Q+ g: L" T5 d* ^ 原则 20：如果接口处既有滤波又有防护电路，应该遵从先防护后滤波的原则。. S: _+ v1 Y. K9 K( h% z- | 原因：防护电路用来进行外来过压和过流抑制，如果将防护电路放臵在滤波电路之后，滤波电路会被过压和过流损坏。 : F$ g9 z" U( s! v 原则21：布局时要保证滤波电路（滤波器）、隔离以及防护电路的输入输出线不要相互耦合。- k( a @4 |: g 原因：上述电路的输入输出走线相互耦合时会削弱滤波、隔离或防护效果。' O: V. ^9 u# ]% p5 B2 Q' i2 \ 原则22：单板上如果设计了接口“干净地”，则滤波、隔离器件应放臵在“干净地”和工作地之间的隔离带上。 原因：避免滤波或隔离器件通过平面层互相耦合，削弱效果。 原则 23： “干净地”上，除了滤波和防护器件之外，不能放臵任何其他器件。 原因：“干净地”设计的目的是保证接口辐射最小，并且“干净地”极易被外来干扰耦合，所以“干净地”上不要有其他无关的电路和器件。 " p8 S1 [# }) M( g9 c+ ?6 O 原则 24：晶体、晶振、继电器、开关电源等强辐射器件远离单板接口连接器至少1000mil。* c+ }0 k. f) ~- B4 [$ s 原因：将干扰会直接向外辐射或在外出电缆上耦合出电流来向外辐射。 / j* ?4 o% x5 M v7 E6 C ' F; Z( |/ V" I9 d. E 原则25：敏感电路或器件（如复位电路、:WATCHDOG电路等）远离单板各边缘特别是单板接口侧边缘至少1000mil。 原因：类似于单板接口等地方是最容易被外来干扰（如静电）耦合的地方，而像复位电路、看门狗电路等敏感电路极易引起系统的. t. u! ]/ Y3 d: U" t3 r2 }( M( A! M 误操作。) w# z: Y3 u: F- @" g7 S7 B / {/ m8 ~6 F) f3 A9 a" z 8 u T: H/ w1 b 原则26：为IC滤波的各滤波电容应尽可能靠近芯片的供电管脚放臵。1 B" q' `" F' b s, a 原因：电容离管脚越近，高频回路面积越小，从而辐射越小。& V1 }$ M$ Z$ @) |& y" U, T 原则 27：对于始端串联匹配电阻，应靠近其信号输出端放臵。+ q' N9 B- E7 m% G( c 原因：始端串联匹配电阻的设计目的是为了芯片输出端的输出阻抗与串联电阻的阻抗相加等于走线的特性阻抗，匹配电阻放在末端，无法满足上述等式。 原则28：PCB走线不能有直角或锐角走线。 原因：直角走线导致阻抗不连续，导致信号发射，从而产生振铃或过冲，形成强烈的EMI辐射。, D5 R7 Z5 `7 ]4 I 1 c S9 d' V$ k; j, V: J k% ^- Y 原则 29：尽可能避免相邻布线层的层设臵，无法避免时，尽量使两布线层中的走线相互垂直或平行走线长度小于1000mil。 原因：减小平行走线之间的串扰。 原则 30：如果单板有内部信号走线层，则时钟等关键信号线布在内层（优先考虑优选布线层）。 原因：将关键信号布在内部走线层可以起到屏蔽作用。 原则 31：时钟线两侧建议包地线，包地线每隔 3000mil 打接地过孔。 ^8 `3 R, A( t+ j) R) U 原因：保证包地线上各点电位相等。 * V! q1 S$ E/ h# E' s 原则 32：时钟、总线、射频线等关键信号走线和:其他同层平行走线应满足 3W 原则。& u/ D4 R! M. ~7 W 原因：避免信号之间的串扰。5 }- A! |" t8 f( d 5 k6 F. Q, v9 C( k/ C 原则33：电流≥1A的电源所用的表贴保险丝、磁珠、电感、钽电容的焊盘应不不少于两个过孔接到平面层。 原因：减小过孔等效阻抗。" U7 \7 E. M" u' D+ k , o; S5 i) z# K/ n 原则34：差分信号线应同层、等长、并行走线，保持阻抗一:致，差分线间无其它走线。 原因：保证差分线对的共模阻抗相等，提高其抗干扰能力。 5 R I( d5 T4 u0 E7 R' W J ; r. k2 w& ]- v( g/ l; p 原则 35：关键信号走线一定不能跨分割区走线（包括过孔、焊盘导致的参考平面间隙）。! V3 y4 p, e6 R' T' ` 原因：跨分割区走线会导致信号回路面积的增大。 |
/1 
关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )
GMT+8, 2025-10-27 12:47 , Processed in 0.156250 second(s), 27 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050