| 在电子电路设计中，干扰的存在让设计者们苦不堪言，干扰会导致电路发生异常，甚至会导致最终的产品无法正常使用。如何巧妙地减少甚至避免干扰始终是设计者们关心的重点，其中单片机的抗干扰设计就是较为重要的一环，本文将为大家介绍与上拉电阻有关的单片机抗干扰。' I& J! m; f9 G8 S 想要实现单片机刚干扰，首先要综合考虑各I/O口的输入阻抗，采集速率等因素设计I/O口的外围电路。一般决定一个I/O口的输入阻抗有3种情况。. y* O! z# [. w, ]2 z; Q 第一种情况：I/O口有上拉电阻，上拉电阻值就是I/O口的输入阻抗。人们大多用4K-20K电阻做上拉，（PIC的B口内部上拉电阻约20K）。 由于干扰信号也遵循欧姆定律，所以在越存在干扰的场合，选择上拉电阻就要越小,因为干扰信号在电阻上产生的电压就越小。3 @8 y( e4 W9 Q 由于上拉电阻越小就越耗电，所以在家用设计上，上拉电阻一般都是10-20K，而在强干扰场合上拉电阻甚至可以低到1K。（如果在强干扰场合要抛弃B口上拉功能，一定要用外部上拉。） 第二种：I/O口与其它数字电路输出脚相连，此时I/O口输入阻抗就是数字电路输出口的阻抗，一般是几十到几百欧。) v$ z- N y* L2 X0 G/ E9 z8 L; m 可以看出用数字电路做中介可以把阻抗减低到最理想，在许多工业控制板上可以看见大量的数字电路就是为了保证性能和保护mcu。 第三种：I/O口并联了小电容。% f: D/ O+ {: x 由于电容是通交流阻直流的，并且干扰信号是瞬间产生，瞬间熄灭的，所以电容可以把干扰信号滤除。但代价是造成I/O口收集信号的速率下降，比如在串口上并电容是绝不可取的，因为电容会把数字信号当干扰信号滤掉。 对于一些特殊器件，如检测开关、霍尔元件等，是能够进行并电容设计的，这主要是因为其开关量的变化较为迟缓，并不能形成很高的速率，所以即便电路中并联电容，对信号的采集也是不会有任何影响的。本文主主要对于上拉电阻有关的如何规避单片机干扰进行了介绍，正被单片机干扰困扰的朋友不妨花上几分钟阅读，相信一定会有所收获。 |
/1 
关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )
GMT+8, 2025-8-11 16:50 , Processed in 0.125000 second(s), 27 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050